您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 可综合设计和VERILOG简介.pdf
  所属分类: 硬件开发
  开发工具:
  文件大小: 283kb
  下载次数: 0
  上传时间: 2020-01-04
  提 供 者: river******
 详细说明:第一次听到“可综合”这个词语的时候,非常困惑,因为我把它自动切换到“可编译”来理解,这样就衍生出一个“不可编译”,这不是一个低级错误吗,还需要讨论吗? 右图展示了数字前端的开发流程,可综合的信息密码有: 意义:综合工具能够编译、优化、生成电路的RTL代码 输入:已通过逻辑验证的RTL代码 标准:可综合风格的语法是Verilog 2005标准的子集,目 前尚未形成标准 差异:几大主流厂商的综合工具存在差异,目前主流综合 工具是Synopsys的Design Compiler
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 输入关键字,在本站1000多万海量源码库中尽情搜索: