开发工具:
文件大小: 414kb
下载次数: 0
上传时间: 2020-01-02
详细说明：1. 2
2. 什么是同步逻辑和异步逻辑？ 2
3. 同步电路和异步电路的区别： 2
4. 时序设计的实质： 2
5. 建立时间与保持时间的概念？ 2
6. 为什么触发器要满足建立时间和保持时间？ 2
7. 什么是亚稳态？为什么两级触发器可以防止亚稳态传播？ 2
8. 系统最高速度计算（最快时钟频率）和流水线设计思想： 2
9. 同步复位和异步复位的有何区别？ 3
10. 写出一段代码，用来消除亚稳态。 3
11. 写出一段代码，对时钟进行3分频。 4
12. 设计一个glitch free的时钟切换电路逻辑，比如从20m切到50m，讲明理由。 4
13. 如何跨时钟域同步多位信号?有哪些技术? 4
14. 异步FIFO为什么用格雷码 5
15. 时序约束的概念和基本策略？ 5
16. 附加约束的作用？ 6
17. 锁存器（latch）和触发器（flip-flop）区别？ 6
18. FPGA 芯片内有哪两种存储器资源？ 6
19. 什么是时钟抖动？ 6
20. FPGA 设计中对时钟的使用？（例如分频等） 6
21. IC 设计中同步复位与异步复位的区别 6
22. MOORE 与 MEELEY 状态机的特征 6
23. FPGA 中可以综合实现为 RAM/ROM/CAM 的三种资源及其注意事项？ 6
24. 什么是竞争与冒险现象?怎样判断?如何消除? 7
25. 查找表的原理与结构 7
26. 寄生效应在IC设计中怎样加以克服和利用 7
27. 设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零， 7
28. 数字IC（ASIC）设计流程： 8
29. SERDES的高速串行接口 8
30. 什么是状态编码技术？ 解释一下。 8
31. FIFO简单讲解(*) 9
32. IC设计前端到后端的流程和EDA工具？ 12
33. FPGA设计中如何实现同步时序电路的延时？ 12
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
