一种基于循环减法原理除法器的加速方法_宣淑巍.pdfverilog语言，除法器实现方案。该文档比较经

文件名称: 一种基于循环减法原理除法器的加速方法_宣淑巍.pdf

所属分类: 其它

开发工具:

文件大小: 182kb

下载次数: 0

上传时间: 2019-06-29

提供者: hot***

下载 (182kb)

不能下载？报告错误

详细说明：verilog语言，除法器实现方案。该文档比较经典，仅供大家参考。14 2009 num 除数被除数 k B A k n-1( 首0计数器/移位器 num m+(n-1)=n-(l-m) (1) 0 m≥0 num start di IvIson HI LO 0. 除法器 num (1) 0 l118208 0 0 272=4111,16, Tn几 A[3:01 dividend[31: 0] 1118208 un_divisor[31: 01*68272 4 0 a3 A2 AI Ao Pl2 PLI PLO 0 0 finish div 0 0 6273{48632|642825512:04148 a50中中l2s24224 0 0 0 0 6 start P[0=A[3A[2]+A[3]A[2]A[1]A[O P[]=A[3A[2A[]+ 32 20 A[3A[2]4[l]+A[ 20, P[2]=A[3A[2A[1A[0 0 32+1-19=14 HILO S=32+1-(num-1)=34 num ,1118208÷:65808=16, 65280 32 Verily e ⅤCS, un dividend[31: 0] l118208 opsys un divisor「31 65808 start (HI/LO inish div ;· hi31:0]16 16|*88|*60|+20|+4065280 lo[31:0114111 411110022448816 lbit 32 21994-2018ChinaAcademicJournalElectronicpuBlishingHouseAllrightsreservedhttp://www.cnki.net 15 S-34-num-34-28-6, 1048592 1048592=1, 0, clk ===.= un_dividend[31: 0]4096 1048592 divisor[31: 0]*8848 1048592 IP hi[31:0] 4096 *92 =====-=== ==“=== x------1------- lo[31:0]0 8 S=34-num=34-32=2, [ 1] David A P, John L H. Computer organiz ation design 4096÷ the hard ware/ soft w are interface[ M]. 2nd ed. San Fransi SO: Morgan K aufm ann Pub lishers, 199 8: 202 209 1048848-0. 4096 [2] CPU [M] 2005:113-131 un_dividend[31: 0]*92 4096 [3 [J …"r 2007,16(10):162163 10488481 [ 2008,25(5):8487 finish div ASIC hi[31:010 o6 ,2008,25(2):133135 r (1983—), num 32.S=34num=34-32 (1972-), (上接第11页) [J ,2007,24(1):112-113. [8 IJ 200320(4):3637. [J ,2007,24 [习 (9):7-9 [J ,200541(8):6466. [6 J ,2007,24(8):76-78 ,(1975-), 「丌 qos ?1994-2018ChinaAcademicJournalElectronicPublishingHouse.Allrightsreservedhttp://www.cnki.net

(系统自动生成,下载前可以参看下载内容)