文件名称:
Verilog HDL与modelism仿真实验.docx
开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2020-06-03
详细说明：序列检测器与数码管控制及显示实验
1、利用状态机设计一个序列检测器，序列检测器功能：将一个指定序列从数字码流中识别出来。本实验要求设计一个“1001_0101”序列的检测器。设X为数字码流的输入，Z为检测出标记输出，Z平时为低电平，一旦发现指定的序列1001_0101，则变为高电平。例如X码流为1100_1001_0101_1001....，则该序列检测器将在第12个比特位后检测到“1001_0101”，然后将Z置为高电平。 输出状态的改变可通过LED灯来指示。平时LED灯保持灭的状态，一旦检测到“1001_0101”，LED灯亮。
2、完成一个数码管控制及显示模块，要求对两个数码管进行控制，显示数字86。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
