开发工具:
文件大小: 3mb
下载次数: 0
上传时间: 2020-06-20
详细说明：VHDL实现数字钟,使用quartus设计基于VHDL语言的简易数字钟，要求数字钟能实现以下功能。
1．秒、分为00～59六十进制计数器。
2．时为00～23二十四进制计数器。
3. 具有设置闹钟功能，在设定时间到达时鸣叫30秒。
4．具有整点报时功能：整点报时电路要求在每个整点时鸣叫10秒。
5．利用设计软件对其进行设计输入，设计仿真，使其具备所要求的功能。
内容包括,源码,仿真文件,工程文件.可直接导入出结果.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
