文件名称:
形式化验证在处理器浮点运算单元中的应用
开发工具:
文件大小: 448kb
下载次数: 0
上传时间: 2020-10-16
详细说明：随着芯片复杂度的急剧增加,模拟仿真验证不能保证测试向量的完备性，尤其是一些边界情况。形式验证方法因其完整的状态空间遍历性和良好的完备性,被业界应用于设计规模不大的模块和子单元中。针对处理器浮点运算单元，采用Cadence公司JasperGold工具对一些关键模块进行了形式化验证，对流水控制中的纠错码(Error Correcting Code，ECC)、软件结构寄存器(Software Architected Register，SAR）和计算单元中的公共模块分别采用了基于FPV（Formal Property Verification）的性质检验和基于SEC（Sequential Equivalence Checking）的等价性检验。结果表明，形式化验证在保证设计正确性的基础上极大地缩短了验证周期。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
