开发工具:
文件大小: 93kb
下载次数: 0
上传时间: 2020-11-17
详细说明：面对当今复杂的FPGA设计，时钟是至关重要的，工程的成败往往取决于它。而对于SPI-0接口设计来说，由于输入时钟高于311 MHz，并且是双沿采样的，所以时钟设计显得更加重要。对于Xilinx Virtex-5器件来说，内部提供了全局时钟和区域时钟两大时钟网络，我们分别利用这两大资源来设计SPI-4的时钟方案。全局时钟如图1所示，区域时钟如图2所示。其中，RDCLK是Sink Core的输入时钟，Sysclk为Source Core的参考时钟，TSCLK为Source Core的状态信息通道的输入时钟，用户可以根据实际情况来选择。
图1 全局时钟
图2 区域时钟
此外
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
