文件名称:
EDA/PLD中的从FPGA转换到门阵列
开发工具:
文件大小: 103kb
下载次数: 0
上传时间: 2020-12-09
详细说明：概述 从FPGA或PLD转换到门阵是经济高效的，有时甚至只需几百个单元就能实现。这已经引起越来越多设计者提出同样的问题：这种转换设计需要什么后续技术？事实上转换到门阵面临着许多电路的时序问题，这在FPGA设计中是不被注意的。 本文论述了转换时遇到的几种由于设计不当所造成的时序问题，提出了避免这些问题的方案。同时对时序变化的部分原因及充分利用门阵列技术亦在文中进行了讨论。时序上的差异 如果知道原始设计电路工作中每一步时序上的裕量，Orbit保证无论FPGA是否模拟过，都可以成功完成转换，而使用其ATPG和结合缺省模拟分级确保了这一点。在转换完成前，由用户模拟或由Obrit AT
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
