注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 差异功耗分析 DPA

  2. 这是一篇有关功耗分析的经典文章，相信看了之后你应该对功耗分析会有所了解......

  3. 所属分类：专业指导

    • 发布日期：2009-08-06
    • 文件大小：217kb
    • 提供者：CXL1985

  1. 基于Wattch模型的功耗分析方法

  2. 基于Wattch模型的功耗分析方法,希望对大家有用。

  3. 所属分类：专业指导

    • 发布日期：2010-04-07
    • 文件大小：520kb
    • 提供者：eyan422

  1. 基于Wattch模型的功耗分析方法

  2. 功耗问题已经成为嵌入式系统和电池供电设备领域的关键制约因素，也成为微处理器设计当中的一个关键因素。一些降低功耗的方法难以在系统设计的早期对功耗进行有效的评估。讨论了几种体系结构级的低功耗技术，分析了CMOS集成电路的功耗组成，得到其主要的功耗部分。然后介绍了Wattch功耗模型，最后使用功耗模拟工具Wattch，分析了不同配置的cache的功耗行为。实验结果证Wattch为设计者提供了一个有效的功耗评估方法。

  3. 所属分类：硬件开发

    • 发布日期：2011-05-16
    • 文件大小：520kb
    • 提供者：wangye1985

  1. 功耗分析含脚本

  2. 自己写的一个用pt做功耗分析的流程，以及我的脚本，希望对大家有所帮助

  3. 所属分类：专业指导

    • 发布日期：2012-12-27
    • 文件大小：32kb
    • 提供者：htj844575037

  1. 一种基于组合功耗模型的旁路功耗分析新方法

  2. 一种基于组合功耗模型的旁路功耗分析新方法

  3. 所属分类：讲义

    • 发布日期：2015-09-22
    • 文件大小：683kb
    • 提供者：sinat_27752397

  1. 低功耗分析工具手册

  2. 低功耗分析工具Power Artist的使用手册，对于SOC设计工作者来说，很有参考价值。。

  3. 所属分类：硬件开发

    • 发布日期：2018-07-03
    • 文件大小：335kb
    • 提供者：syxm89

  1. MTK平台功耗分析手册

  2. 本文档主要介绍MTK 平台功耗分析相关Debug手段，以及遇到这种问题客户端需要先梳理的部分。 希望读者看到该文档之后，遇到问题能先做第一手的分析，根据文档做初步的Debug，同时也能增长您处理功耗问题的技能.

  3. 所属分类：硬件开发

    • 发布日期：2018-08-24
    • 文件大小：1mb
    • 提供者：raydom07

  1. 低浓度煤层瓦斯水合物分离工艺功耗分析

  2. 针对我国煤层瓦斯抽采浓度低与传统提纯方式分离系数低的问题,以太原理工大学自行水合物提纯实验数据为依据,提出一种低浓度煤层瓦斯水合物分离工艺,并依据热力学方程对其经济性进行分析。结果表明:在常压0.1 MPa、293 K初始条件下,1 MPa、278 K工作条件下,每提纯产出1 m3纯CH4只耗电0.77 k W·h,以工业电价折合为0.56元,具有良好的工业化推广经济基础。

  3. 所属分类：其它

    • 发布日期：2020-04-24
    • 文件大小：998kb
    • 提供者：weixin_38725450

  1. 迭代主成分分析在差分功耗分析中的应用

  2. 迭代主成分分析在差分功耗分析中的应用

  3. 所属分类：C

    • 发布日期：2020-01-20
    • 文件大小：20mb
    • 提供者：qq_43371778

  1. CMOS设计中从电路到寄存器传输级的功耗分析

  2. 由于电路设计中功耗参数的重要性,故EDA工具需要对设计进行功耗估算。功耗的估算比电路面积的估计甚至是延时的估计复杂得多,因为功耗不仅与电路结构有关,而且也与信号的活性有关。首先讨论了CMOS电路中的功耗分量,然后讨论了如何在不同设计的抽象层次上对这些功耗分量进行估算。

  3. 所属分类：其它

    • 发布日期：2020-07-04
    • 文件大小：890kb
    • 提供者：weixin_38557670

  1. FPGA的静态功耗分析与降低技术（一）

  2. FPGA已经被广泛用于实现大规模的数字电路和系统，随着CMOS工艺发展到深亚微米，芯片的静态功耗已成为关键挑战之一。文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍。接下来提出了晶体管的漏电流模型，并且重点对FPGA中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：135kb
    • 提供者：weixin_38517122

  1. FPGA的静态功耗分析与降低技术（二）

  2. FPGA已经被广泛用于实现大规模的数字电路和系统，随着CMOS工艺发展到深亚微米，芯片的静态功耗已成为关键挑战之一。文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍。接下来提出了晶体管的漏电流模型，并且重点对FPGA中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析。最后根据FPGA的特点采用双阈值电压晶体管，关键路径上的晶体管采用低阈值电压栅的晶体管.....

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：179kb
    • 提供者：weixin_38618315

  1. FastICA在功耗分析去噪中的应用

  2. 提出了一种应用独立成分分析技术提高功耗分析中信号信噪比的方法。搭建了侧信道分析平台，采集了功耗数据，并对功耗数据进行了基于负熵的快速固定点算法的去噪实验，信噪比提升19 dB。最后提出了通过更换g函数实现优化的方式，对不同g函数在功耗分析中的去噪能力进行了对比。结果表明，更换后的去噪能力比之前提高4 dB以上。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：626kb
    • 提供者：weixin_38616505

  1. 片上网络低功耗分析

  2. 片上系统（SoC）发展到片上网络（NoC）,能量消耗逐渐成为芯片设计的首要限制因素。通过建立CMOS电路和网络通讯2个层面不同的功耗模型，从集成电路不同的设计层次、片上网络通讯功耗以及NoC映射问题等方面进行NoC的低功耗设计，综合分析NoC的低功耗设计方法。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：194kb
    • 提供者：weixin_38728183

  1. 嵌入式系统/ARM技术中的FPGA的静态功耗分析与降低技术（二）

  2. 3 FPGA结构中基本单元漏电流分析 　　3.1 晶体管的漏电流原理 　　晶体管的漏电流主要包括源漏之间的亚阈值漏电流（Isub）和栅漏电流（Igate），但随着导电沟道的缩短，也带来了其他的漏电流。图5所示为在短沟道下所有的漏电流。 　　I1为pn结的反偏漏电流。 　　I2为源漏之间的亚阈值漏电流。它是在栅压低于阈值电压Vth时，在亚阈值区域有弱的反型而形成的电流。 　　I3为穿过栅氧化层形成的栅电流。它是由于栅氧化层厚度越来越薄，电子穿过栅氧化层产生的电流。 　　I4、I

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：156kb
    • 提供者：weixin_38724370

  1. 嵌入式系统/ARM技术中的FPGA的静态功耗分析与降低技术（一）

  2. 摘 要：FPGA已经被广泛用于实现大规模的数字电路和系统，随着CMOS工艺发展到深亚微米，芯片的静态功耗已成为关键挑战之一。文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍。接下来提出了晶体管的漏电流模型，并且重点对FPGA中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析。最后根据FPGA的特点采用双阈值电压晶体管，关键路径上的晶体管采用低阈值电压栅的晶体管，非关键路径上的晶体管采用高阈值电压栅的晶体管，以此来降低芯片的静态功耗。 　　1 引言 　　FPGA因其可以降低成本和

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：117kb
    • 提供者：weixin_38593738

  1. 基于主成分分析的AES算法相关功耗分析攻击

  2. 针对相关功耗分析攻击中，当功耗曲线的功耗采样点较多时攻击速度缓慢的问题，引入了基于主成分分析的预处理方法。利用主成分分析对功耗曲线进行预处理，提取功耗信息中的主成分，抛弃次要成分，将功耗数据降维，达到减少数据分析量的目的，从而提高攻击效率。以高级加密标准为研究对象，对基于主成分分析的相关功耗分析攻击进行了研究。引入主成分分析的相关功耗分析攻击与经典相关功耗分析攻击的对比实验结果表明：基于主成分分析的预处理将功耗曲线中相关性高于0.2的信息集中到前67号的主成分中，有效地将实际分析功耗点的数量降低

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：380kb
    • 提供者：weixin_38603204

  1. 嵌入式系统/ARM技术中的片上网络低功耗分析

  2. 摘要： 片上系统（SoC） 发展到片上网络（NoC） , 能量消耗逐渐成为芯片设计的首要限制因素。通过建立CMOS 电路和网络通讯2 个层面不同的功耗模型， 从集成电路不同的设计层次、片上网络通讯功耗以及NoC 映射问题等方面进行NoC 的低功耗设计， 综合分析NoC 的低功耗设计方法。 　　片上网络（NoC） 是片上系统（SoC） 发展的新阶段， 在国际上的研究起步不久。NoC 概念在2000 年第一次被提出， 经过10 年的快速发展， 技术已经很成熟。过去， 集成电路的设计者主要关注延时、

  3. 所属分类：其它

    • 发布日期：2020-11-02
    • 文件大小：276kb
    • 提供者：weixin_38740328

  1. 嵌入式系统/ARM技术中的Xilinx功耗分析工具

  2. 早期的逻辑器件由于制造工艺水平的限制，通常密度较低，工作频率不高,并且体积较大。系统对器件的性能要求不高，器件的功耗问题并不突出。而由功耗带来的系统问题也较少，在一般情况下可以不用考虑。　　随着器件规模的飞速提高，器件的封装尺寸越来越小，密度越来越大。系统对器件的性能和可靠性要求不断提高，功耗问题己经不能忽略。另外，器件的功耗取决于工作频率、器件的利用率和密度、工作电压、所处的环境、输出的负载及开关效应等因数，所以统计和计算器件功耗相对来说比较复杂。如何为设计者提供准确的功耗数据，以提高系统的性

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：41kb
    • 提供者：weixin_38614825

  1. DES的一些屏蔽保护针对功耗分析的比较

  2. DES的一些屏蔽保护针对功耗分析的比较

  3. 所属分类：其它

    • 发布日期：2021-03-07
    • 文件大小：507kb
    • 提供者：weixin_38696336
« 12 3 4 5 6 7 8 9 10 ... 50 »