注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA三国志

  2. FPGA 三国志-第一篇/不可不看的故事 CPLD 的时代 我在12 年前，偶然接触PLD,没有想到自己居然就在这个行当里安身下来。可是这个行 业也的确是个 飞速发展的行业，十多年过去后，从当初的接近十家主要供应商，到今天已经激烈搏杀后，只有差不多如 论坛题目一样的，成为了今天三足鼎立的局 面。想来想去，决定以这个名字作为论坛的主题。同时也和大 家分享我多年来的一些经历和感受。 全局布线，ISP,PLD,宏单元机构，成为PLD 市场必备的武器。 CPLD 时代，进入我国最早的供应商是Latti

  3. 所属分类：其它

    • 发布日期：2012-12-11
    • 文件大小：1mb
    • 提供者：noodles5320

  1. PLC控制系统的故障诊断和维护.pdf

  2. PLC控制系统的故障诊断和维护pdf,由于PLC本身的故障可能性很小，系统的故障主要来自于外围的元部件，所以它的故障可分为以下几种：传感器故障、执行器故障和PLC软件故障。这些故障都可以用合适的故障诊断方法进行分析和用软件进行实时监测，对故障进行预报和处理。所 RUN灯雯 C处手 行状毒 置于运行状态 RUN灯亮 内存芯片 正常 将RAM/EPRM 正确入座 RUN灯英 更换搜处理器 结束 图3运行故障诊断流程图 输入输出故障诊断 输人输出是PC与外部设备进行信息交流的通道,其是否正常工作,除了

  3. 所属分类：其它

  1. 模电 数电 单片机笔试及面试问题.pdf

  2. 该文档包括数电、模电、单片机、计算机原理等笔试问题，还讲解了关于面试的问题该如何解答，对大家有一定的帮助电流放大就是只考虑输岀电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 一些仪器进行识别(如生物电子),就需要做电流放大 功率放大就是考虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已。 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极

  3. 所属分类：嵌入式

    • 发布日期：2019-10-12
    • 文件大小：649kb
    • 提供者：fromnewword

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16mb
    • 提供者：qq_30307853

  1. 模拟电路和数字电路笔试知识和面试知识.pdf

  2. 每次面试都被问到模电和数电，因此想给大家分享一份关于模拟电子技术的面试题，希望有所帮助电流放大就是只考虑输出电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 些仪器进行识别(如生物电子),就需要做电流放大。 功率放大就是老虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截

  3. 所属分类：讲义

    • 发布日期：2019-08-18
    • 文件大小：614kb
    • 提供者：maosheng007

  1. 为可编程逻辑设计师量身定做的节能方案

  2. 摘要：随着政府实行更为严格的功耗规定，如何进一步降低待机功耗成为工程师设计过程中需要考虑的一个重要因素 。PLD是做为一种通用集成电路生产的，他的逻辑功能按照用户对器件编程来搞定，现代可编程逻辑器件动态电流要 求极低，并能在集成了一个低成本晶振后实现门控时钟网络，对降低电子产品的系统功耗有很大的使用价值。 　　尽可能地节省系统的每一微瓦功耗是电池供电设备设计工程师共同的目标。随着政府有关功耗方面更严格的法规 出台，需要重新审视一些传统的家用和办公设备（如LCD电视机、机顶盒（STB）和多功能打

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：170kb
    • 提供者：weixin_38631978

  1. 模拟技术中的浅谈PCM串行数据流同步时钟提取设计方案

  2. 为了产生语音调度系统中数据接收端异步接收PCM30/32路一次群串行数提流所需同步时钟的目的，采用以分频计数器为基础模块，辅以相位校正和误校正处理模块从已知速率PCM数据流中提取同步时钟信号的方法，利用可编程逻辑器件和Verilog HDL硬件描述语言对该方法进行实现和仿真验证。结果表明该方法能够有效地利用已有串行数据流产生具备合适相位的同步采样时钟信号。 　　O 引言 　　在各种基于PCM30/32路一次群系统、能够接入公共电话通信网的专用汇接调度设备中，目前广泛采用的设计方式为利用MCU控制

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：228kb
    • 提供者：weixin_38710781

  1. EDA/PLD中的TipsforFPGA低功耗设计

  2. FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 　　目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时，需要密度更大、性能更好的FPGA，但满足功耗要求已成为非常紧迫的任务。而在消费电子领域，OEM希望采用FPGA的设计能够实现与ASIC相匹敌的低功

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：97kb
    • 提供者：weixin_38545961

  1. EDA/PLD中的基于CPLD的RS-232串口通信实现

  2. 摘要：为了实现PC机与CPLD的通信，进行了相应的研究。分析了RS-232C通信协议，自定义了数据包传输格式。根据UART模块工作状态多的特点，应用了有限状态机理论进行编程实现。为降低误码率，应用16倍频技术，实现了波特率为9 600 bit/s的串口通信。在Quartus II平台上用VerilogHDL进行编程，并通过了VC编写程序的数据传输的验证。研究成果为工程上PC机与嵌入式系统数据传输的问题提供了一种解决方法。 　　CPLD（Complex Programable Logic Dev

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：427kb
    • 提供者：weixin_38699302

  1. 电源技术中的基于NiosII的高精度数控直流稳压电源设计

  2. 1 引言 　　直流稳压电源是各种电子设备不可缺少的组成部分，广泛用于教学、科研、各种终端设备和通信设备中，其作用是把交流电转换成满足一定性能的直流电供给电子设备的其他部件使用。某电子设备不仅要求其供电电源具有良好的性能，还要求运行时电源的输出电压值由程序可控。这种情况下，用模拟电路方法无法实现。针对此种应用需求，可采用可编程逻辑器件FPGA(Field Programmable Gate Array)来实现这一功能：以32位嵌入式NiosⅡ软核为处理器，将其嵌入FPGA中运行相应的控制程序，从

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：248kb
    • 提供者：weixin_38503496

  1. EDA/PLD中的基于可编程逻辑器件的数字电路设计

  2. 可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件(编程器)可以对其进行编程，从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM，PLA，PAL，GAL到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。 　　随着数字集成电路的不断更新和换代，特

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：203kb
    • 提供者：weixin_38522029

  1. EDA/PLD中的降低FPGA设计的功耗是一种协调和平衡艺术

  2. FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 　　目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时，需要密度更大、性能更好的FPGA，但满足功耗要求已成为非常紧迫的任务。而在消费电子领域，OEM希望采用FPGA的设计能够实现与ASIC相匹敌的低功

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：99kb
    • 提供者：weixin_38516380

  1. EDA/PLD中的基于CPLD的异步串行收发器设计

  2. 摘要：介绍了基于ＣＰＬＤ的异步串行收发器的设计方案，着重叙述了用混合输入（包括原理图和ＶＨＤＬ）实现该设计的思想，阐述了在系统可编程（ＩＳＰ）开发软件的应用方法与设计流程，并给出了ＶＨＤＬ源文件和仿真波形。 关键词：异步串行收发器；混合输入；在系统可编程；CPLD；ispLSI1016传统数字系统的设计主要基于标准逻辑器件并采用“Ｂｏｔｔｏｍ－Ｕｐ”（自底向上）的方法构成系统。这种“试凑法”设计无固定套路可寻，主要凭借设计者的经验。所设计的数字系统虽然不乏构思巧妙者，但往往要用很多标准器件

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：90kb
    • 提供者：weixin_38652870

  1. EDA/PLD中的基于FPGA的全数字锁相环路的设计

  2. 摘　要： 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA予以实现。关键词： VHDL语言　全数字锁相环路(DPLL)　片上系统(SOC) FPGA   数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。传统的全数字锁相环路(DPLL)是由中、小规模TTL集成电路构成。这类DPLL工作频率低，可靠性较差。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：145kb
    • 提供者：weixin_38555019

  1. 模拟技术中的使用可编程逻辑器件的压控振荡器

  2. VCO（压控振荡器）是一种模拟电路，所以在数字可编程芯片设计库中找不到VCO。当需要用这种电路来实现同步或时钟频率倍增时，必须找到一种可与标准数字功能元件（如"与"门和"与非"门）一起使用的电路。制作可变频率振荡器的方法有好几种。例如，你可以用变容二极管来改变振荡器频率。遗憾的是，这种变容二极管的每伏频率的变化量很小。所以，采用一个倒相器和几只电容器的标准皮尔斯振荡器不适用于这样的场合。另一种方法是使用一个施密特触发器倒相器和改变充的电阻器。这种方法可能适用，但该IC滞后性的容差通常很大，所以选

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：49kb
    • 提供者：weixin_38703866

  1. EDA/PLD中的基于CPLD的120MHz高速A／D采集卡的设计

  2. 摘 要:介绍了一种基于复杂可编程逻辑器件（CPLD）的120MHz高速A／D采集卡的设计方法。给出了这种采集卡的硬件原理电路和主要的软件设计思路。采用该设计方法设计的数据采集卡具有包括负延迟触发等多种触发方式，具有体积小，工作可靠，控制简单等特点。 　　关键词:高速A／D；CPLD；负延迟触发；EPM7128；AD9054                               高速A／D采集技术已在许多领域得到愈来愈广泛的应用，本文将详细论述采用CPLD技术来实现120

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：159kb
    • 提供者：weixin_38673812

  1. 单片机与DSP中的利用可编程逻辑器件设计有限冲激响应滤波器

  2. 1 引 言 　　一个模拟集成运算放大器可实现一个二阶滤波器，高阶滤波器可由二阶滤波器串联而成。然而，无源元器件实现滤波器的误差值为1．5％或更高，这需要提高元器件的性能。滤波器的典型的调试方法是不断的更换元器件值。而且，运算放大器要获得高的增益带宽，需要相位漂移保持最小或要保持闭环系统的稳定，这必然增加工程中实现滤波器的难度。 　　随着数字信号处理的发展，数字滤波器比传统的模拟滤波器在设计的选择中更有吸引力。因为数字系统的信号是数字量，他相对于模拟滤波器更容易进行滤波代数运算。而且，数字滤

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：132kb
    • 提供者：weixin_38551059

  1. EDA/PLD中的在Protel99SE下实现可编程逻辑器件设计

  2. 摘要：通过工程实例介绍了在ＤＳＰＤｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ数字信号处理系统设计中，利用ＰＲＯ-ＴＥＬ９９ＳＥ嵌套的Ａｄｖａｎｃｅｄ Ｐｒｏｔｅｌ ＰＬＤ９９硬件描述语言ＣＵＰＬ进行可编程逻辑器件设计的方法。     关键词：可编程逻辑器件(ＰＬＤ)；硬件描述语言(ＣＵＰＬ)；Ｐｒｏｔｅｌ９９ｓｅ １　引言 在以往的ＤＳＰ设计中，采用ＴＴＬ、ＣＭＯＳ电路和专用数字电路进行设计时，器件对电路的处理功能是固定的，用户不能定义或修改其逻辑功能。但随着电子技术的发展和工

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：172kb
    • 提供者：weixin_38529251

  1. 在Protel99SE下实现可编程逻辑器件设计

  2. 摘要：通过工程实例介绍了在ＤＳＰＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ数字信号处理系统设计中，利用ＰＲＯ-ＴＥＬ９９ＳＥ嵌套的ＡｄｖａｎｃｅｄＰｒｏｔｅｌＰＬＤ９９硬件描述语言ＣＵＰＬ进行可编程逻辑器件设计的方法。  关键词：可编程逻辑器件(ＰＬＤ)；硬件描述语言(ＣＵＰＬ)；Ｐｒｏｔｅｌ９９ｓｅ１　引言在以往的ＤＳＰ设计中，采用ＴＴＬ、ＣＭＯＳ电路和专用数字电路进行设计时，器件对电路的处理功能是固定的，用户不能定义或修改其逻辑功能。但随着电子技术的发展和工程对所需功能复杂程度的进一

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：143kb
    • 提供者：weixin_38501916

  1. 可编程逻辑器件中逻辑的实现方法

  2. 一个二进制函数的输出，可以用其输人函数的项之和来实现。因此，任一函数的输出就可以用图1所 示的积或两级逻辑电路来实现。这种方法同样适用于多输出的情况，而每个输出是由其自己的积项和来形 成，如图2所示为多输出积或两级逻辑电路。 图1  积或两级逻辑电路 图2  多输出积或两级逻辑电路 　　在图2中，每个积项分别由一个与门来实现，但同一个积项又可为多个输出项共享。囚此，对一个具有 多输人和多输出的逻辑电路，可用一个与阵列和一个或阵列来实现，如图3所示。输人变量I1，…，In作 为与阵列的输人，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：283kb
    • 提供者：weixin_38682054
« 12 3 4 5 6 7 8 9 10 »