注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 同步异步FIFO设计

  2. 同步异步FIFO设计，采用双端口RAM，内涵源代码及其注释

  3. 所属分类：专业指导

    • 发布日期：2010-04-26
    • 文件大小：18kb
    • 提供者：hugh709

  1. 同步FIFO的Verilog设计

  2. 这是我自己写的一个同步FIFO的Verilog程序，通过了仿真验证。

  3. 所属分类：嵌入式

    • 发布日期：2010-04-28
    • 文件大小：47kb
    • 提供者：hbwlh

  1. Verilog典型电路设计_华为

  2. 华为 全加器 状态机 校验 同步FIFO设计 异步FIFO设计

  3. 所属分类：专业指导

    • 发布日期：2010-05-10
    • 文件大小：310kb
    • 提供者：xinglin521123

  1. 基于FPGA的非对称同步FIFO设计

  2. 基于FPGA的非对称同步FIFO设计

  3. 所属分类：硬件开发

    • 发布日期：2008-01-17
    • 文件大小：239kb
    • 提供者：pilipili

  1. FIFO设计原理，有异步同步fifo

  2. 异步fifo设计，有同步有异步，有verilog，有vhdl。

  3. 所属分类：硬件开发

    • 发布日期：2011-09-16
    • 文件大小：2mb
    • 提供者：zhuyeyi

  1. 同步FIFO的FPGA设计及仿真

  2. 同步FIFO的FPGA设计及仿真

  3. 所属分类：硬件开发

    • 发布日期：2012-10-30
    • 文件大小：12mb
    • 提供者：zhudatiankong

  1. 同步异步FIFO设计代码

  2. 同步异步FIFO设计代码，非常详细。

  3. 所属分类：嵌入式

    • 发布日期：2012-11-10
    • 文件大小：1mb
    • 提供者：lichenjiee

  1. 基于Verilog的同步FIFO的设计（例化IP core）

  2. 本设计是采用Verilog设计的同步FIFO，读写位宽为8位。FIFO需要的RAM是由IP core 例化而来的，时序性能比较好。

  3. 所属分类：硬件开发

    • 发布日期：2014-04-03
    • 文件大小：426kb
    • 提供者：yzj12363636az

  1. FPGA 同步FIFO设计

  2. 因为该设计为基本同步FIFO建模设计，在设计时仅考虑了FIFO的基本操作，该设计仍存在问题，像如在同步FIFO写操作时Full_Sig和Empty_Sig信号的同时变化问题，因区别于异步FIFO，两个信号不可同时变化.

  3. 所属分类：嵌入式

    • 发布日期：2015-07-19
    • 文件大小：100kb
    • 提供者：u010367007

  1. 基于VHDL语言的同步FIFO设计

  2. 基于VHDL语言的同步FIFO设计，附有TESTBENCH文件和Modelsim仿真脚本

  3. 所属分类：专业指导

    • 发布日期：2016-12-24
    • 文件大小：4kb
    • 提供者：abt101

  1. 【原创】基于两种模式下的同步FIFO设计

  2. 所谓FIFO就是先进先出的意思，通俗的说，就像数据从一个管道的一端进去而从管道的另一端输出。FIFO是一个没有地址端口的存储器，它依靠内部写指针（指定写数据的位置）和读指针（指定读数据的位置）来进行数据的存储或读取。

  3. 所属分类：其它

    • 发布日期：2020-07-14
    • 文件大小：334kb
    • 提供者：weixin_38502183

  1. 基于两种模式下的同步FIFO设计

  2. 文章基于CycloneIV+STM32设计了一种新型的无线分布式采集系统，实现了数据的高可靠和同步传输。设计主要由3大部分组成：编码器、译码器、无线收发电台。在对编码器、译码器同步校准后，对待发送数据进行卷积编码，并转换为串行数据。数据转换为串行数据后，在串行数据帧头加入Barker码来实现帧的同步，并使用2条互为备份的数据传送通道同时发送数据。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：145kb
    • 提供者：weixin_38657290

  1. 基于Verilog HDL的异步FIFO设计与实现

  2. 本文提出一种新颖的异步FIFO设计方案，它通过先比较读写地址并结合象限检测法产生异步的空/满标志，再把异步的空/满标志同步到相应的时钟域。通过仿真验证，该方法是稳定有效的。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：88kb
    • 提供者：weixin_38692100

  1. 基于VHDL和FPGA的非对称同步FIFO设计实现

  2. 为了提高效率和降低系统设计的难度，本文采用VHDL描述语言，充分利用Xilinx公司Spartan II FPGA的系统资源，设计实现了一种非对称同步FIFO，它不仅提供数据缓冲，而且能进行数据总线宽度的转换。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：179kb
    • 提供者：weixin_38631329

  1. 基于VHDL和FPGA的非对称同步FIFO设计实现

  2. 基于VHDL和FPGA的非对称同步FIFO设计实现,FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：74kb
    • 提供者：weixin_38650379

  1. 读取位宽不一致同步FIFO设计测试文件

  2. 经过验证的读取不同位宽同步FIFO测试仿真文件。工程主文件参考别人自己改写的，所以主文件可以直接下载，测试文件想赚点积分，所以有需要的可以下载一下。谢谢大家支持。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：1kb
    • 提供者：longyuzhang

  1. 基于FPGA的非对称同步FIFO设计

  2. FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不能满足这种应用，因此通常采用输入与输出数据总线宽度均为8位的同步FIFO作为它们之间的数据缓冲，并对MCU数据总线的高8位采用软件进行屏蔽，或是在同步FIFO外围增加数据锁存器及逻辑控制器件的方法解决。为了提高效率和降低系统

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：67kb
    • 提供者：weixin_38562026

  1. 激光告警系统的异步FIFO设计

  2. 介绍了在激光告警系统中采用异步FIFO解决A/D数据采样与FPGA数据处理模块之间的不同速率匹配问题。在分析异步FIFO设计难点基础上，提出利用Gray码计数器作为读写地址编码，有效地同步了异步信号，避免了亚稳态现象的产生，给不同速率间的数据传输提供了一种有效的解决方案。同时采用Verilog语言描述，提高了硬件设计的可移植性，减少了系统的复杂性，提高了激光告警接收系统的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：336kb
    • 提供者：weixin_38716460

  1. sync_fifo_0：与基于触发器的零延迟读取延迟存储器的同步FIFO接口-源码

  2. sync_fifo_0 与基于触发器的零延迟读取等待时间存储器的同步FIFO接口。 这是用SystemVerilog编写的简单同步FIFO设计。 文件design.sv是顶层设计文件，它使用反引号包括来合并其他设计文件。 同样，testbench.sv文件包括sim所需的其他相关文件。 （反勾号包含结构由所使用的仿真环境决定。） 测试台将随机数据发送到FIFO中，并检查弹出的数据。 可以调整测试台，以强调空的或满的条件，并更改推/弹出信号的随机断言。 请注意，FIFO设计为使用户可以连续断

  3. 所属分类：其它

  1. 基于FPGA的非对称同步FIFO设计

  2. 本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上，采用VHDL描述语言，并结合FPGA，实现了一种非对称同步FIFO的设计。　　关键词：非对称同步FIFO；VHDL；FPGA；DLL；BlockRAM　　引言　　FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：78kb
    • 提供者：weixin_38727453
« 12 3 4 5 6 7 8 »