：基于流水线技术，利用FPGA进行并行可重复配置高精度的FIR滤波器设计。使用VHDL可以很方便地改变滤波器的系数和阶数。在DSP中采用这种FIR滤波器的设计方法可以充分发挥FPGA的优势。

本文介绍了并行高效数字滤波器的设计方法,给出了电路的仿真结果。利用ＶＨＤＬ语言,采用可重复配置的ＦＰＧＡ,降低了设计成本,提高了系统的适用性。由于ＦＩＲ滤波器的系数是常数,可以保存在ＲＯＭ中,在运算时通过查找表的方法可以很快得到乘法输出,减少了使用的资源和布线延时,节省了运算时间。在设计中,充分利用先进的ＥＤＡ软件,大大提高了设计效率。

摘要：基于流水线技术，利用FPGA进行并行可重复配置高精度的FIR滤波器设计。使用VHDL可以很方便地改变滤波器的系数和阶数。在DSP中采用这种FIR滤波器的设计方法可以充分发挥FPGA的优势。     关键词：FIR滤波器 FPGA 流水线技术 数字滤波器可以滤除多余的噪声，扩展信号频带，完成信号预调，改变信号的特定频谱分量，从而得到预期的结果。数字滤波器在DVB、无线通信等数字信号处理中有着广泛的应用。在数字信号处理中，传统滤波器通过高速乘法累加器实现，这种方法在下一个采样周期到来期间