注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA 的等占空比任意整数分频器的设计

  2. 给出了一种基于FPGA 的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA 器件的特点和应用 范围, 接着讨论了一些常见整数分频的方法, 而本文运用一种新的可控分频器设计方法——脉冲周期剔除法, 主要是对半 周期进行计数, 配合时钟反相电路, 可以实现占空比50% 的任意整数分频, 分频系数由控制端给定。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-18
    • 文件大小：165kb
    • 提供者：lwjee

  1. 基于FPGA的任意小数分频器的设计

  2. 说明了如何设计一个比较好的小数分频器，包括电路的实现，即部分代码

  3. 所属分类：硬件开发

    • 发布日期：2011-03-28
    • 文件大小：265kb
    • 提供者：xujunfeng1116

  1. 基于FPGA的任意数值分频器设计

  2. 基于FPGA的任意数值分频器设计，偶数分频，奇数分频，任意小数分频

  3. 所属分类：嵌入式

    • 发布日期：2013-11-12
    • 文件大小：406kb
    • 提供者：u012809088

  1. 基于FPGA 的等占空比任意整数分频器的设计

  2. 基于FPGA 的等占空比任意整数分频器的设计

  3. 所属分类：硬件开发

    • 发布日期：2013-11-18
    • 文件大小：173kb
    • 提供者：u010815614

  1. FPGA源代码-从零开始走进FPGA-例程汇总.rar

  2. 1)water_led_design 一个项目吧，但是结构很完整，基本上都是必须的部分了，虽说只是流水灯 http://www.chinaaet.com/lib/detail.aspx?id=87304 (2)edge_tech_design verilog的边沿检测技术，在fpga信号处理中应用相当的大,这也是一门艺术 http://www.chinaaet.com/lib/detail.aspx?id=87305 (3)synchronism_design fpga中往往会遇到跨时钟，或者

  3. 所属分类：硬件开发

    • 发布日期：2014-04-09
    • 文件大小：1mb
    • 提供者：qq396581272

  1. LATTICE开发板原理图测试代码软件使用以及中文资料2.pdf

  2. [原创] LATTICE开发板原理图测试代码软件使用以及中文资料 [复制链接]器件的主要特性 非易失,无限次重构 瞬时上电,数微秒 单片,无外部配置存储器 很高的设计安全性,不能戳取位流 用数毫秒重构基于SRM的逻辑 通过系统配置和JTAG口对SRM和非易失存储器编程 支持非易失存储跽的后台编程 睡眠模式 静态电流减小100倍 TransFR重构 系统正常工作时,可进行现场更新逻辑 大量I/0 -256到2280查找表 73到271个I/(0,有多种封装选择 支持密度迂移 无铅的、符合ROHS标

  3. 所属分类：专业指导

    • 发布日期：2019-08-31
    • 文件大小：446kb
    • 提供者：drjiachen

  1. 基于FPGA的任意分频器设计【转】

  2. 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环（如Altera的PLL，Xilinx的DLL）来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者这种方式只消耗不多的逻辑单元就可以达到对时钟的操作目的。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：222kb
    • 提供者：weixin_38700779

  1. 基于FPGA的任意分频器设计

  2. 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如Altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者这种方式只消耗不多的逻辑单元就可以达到对时钟的操作目的。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：175kb
    • 提供者：weixin_38722721

  1. 基于FPGA的抢答器，人数任意设置，倒计时，抢答编号显示和蜂鸣器指示，含中文注释

  2. 基于FPGA的抢答器，VHDL语言设计。 人数任意设置，倒计时任意设置，分频系数任意设置。 数码管显示抢答编号。 蜂鸣器提示。 代码含中文注释。

  3. 所属分类：硬件开发

    • 发布日期：2020-09-24
    • 文件大小：5kb
    • 提供者：u012560933

  1. 基于FPGA+DDS的位同步时钟恢复设计与实现

  2. 针对目前常用位同步时钟恢复电路即超前-滞后型锁相环和1位同步器两种方法的不足之处，提出了一种使用DDS原理实现的快速时钟恢复方案。该方案采用DDS技术作为高精度任意分频单元，并在此基础上结合两种方法的优点，完成了位同步时钟恢复的改进设计。该方法适用频率范围宽，同步速度快，同步精度高，能够有效地降低频差的影响。给出了方案设计原理及实现方法，使用FPGA完成设计并对其性能做了分析及仿真、测试。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：312kb
    • 提供者：weixin_38595243

  1. 任意数值分频器的FPGA实现

  2. 本文介绍了一种基于FPGA的多数值分频器的设计，该分频器可以实现占空比及分频系数可调，其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的CycloneII系列EP2C5Q208C型FPGA芯片中实现后的仿真结果和测试结果，这些结果表明设计的正确性和可行性。分频器采用VHDL语言编程实现，用户可以自行设置分频器功能，这种分频器设计具有很强的实用性和可移值性。

  3. 所属分类：其它

    • 发布日期：2021-01-29
    • 文件大小：817kb
    • 提供者：weixin_38551938