注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 卷积Turbo码编译码器FPGA实现的研究

  2. 基于FPGA 下的Tuibo码编译器的实现与研究

  3. 所属分类：硬件开发

    • 发布日期：2011-01-08
    • 文件大小：1048576
    • 提供者：jyjxs

  1. （2,1,5）卷积码编译码器基于FPGA设计与实现

  2. 毕业设计，（2，1，5）的卷积码和基于硬判决的维特比译码，在quartus平台上运行的

  3. 所属分类：硬件开发

    • 发布日期：2011-04-08
    • 文件大小：10485760
    • 提供者：yumygirl

  1. 卷积码编译码器的VHDL 设计

  2. 由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言 VerilogHDL 或VHDL 和FPGA（Field Programmable Gate Array——现场可编程门阵列）进 行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果[1,2]。 文献[3] 以生成矩阵G=[101，111]的(2，1，3)卷积码为例，介绍了卷积码编码器的原理 和VerilogHDL 语言的描述方式；文献[4] 采用VerilogHDL 语言，对(2，1，7)卷积码的V

  3. 所属分类：IT管理

    • 发布日期：2011-06-09
    • 文件大小：226304
    • 提供者：xiaohangjiayou

  1. 基于FPGA的卷积编译码器的设计与实现

  2. 基于FPGA的卷积编译码器的设计与实现，实验原理，编译码器结构，仿真

  3. 所属分类：专业指导

    • 发布日期：2011-12-04
    • 文件大小：205824
    • 提供者：g1119x

  1. 基于FPGA的卷积码编译码器

  2. 由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言VerilogHDL或VHDL和FPGA(Field Programmable Gate Array——现场可编程门阵列)进行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：288768
    • 提供者：weixin_38735101

  1. 通信与网络中的基于FPGA的卷积码译码器的方案

  2. 卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。它克服了分组码由于以码块为单位编译码而使分组间的相关信息丢失的缺点。（2，1，8）卷积码在2G、3G通信系统中得到了广泛的运用。CDMA/IS-95系统的前向信道[3]、CDMA20001x的前反向链路都使用了生成多项式为（561，753）码率为1/2的（2，1，8）卷积码。针对目前卷积码译码器占用资源较多，最高工作频率较低的缺点，本文设计了一种新的基于FPGA的（2，1，8）卷积码译码器。该译码器工作频率高，输出时延小，占用资源少

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：123904
    • 提供者：weixin_38624519

  1. 基于FPGA的卷积码编译码器

  2. 摘要：基于卷积码的编译码原理，使用VHDL语言和FPGA芯片设计并实现了(2，1，3)卷积码编译码器。其中译码器设计采用“截尾”的Vite-rbi译码算法，在支路量度计算、路径量度和译码路径的更新与存储以及判决与

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：303104
    • 提供者：weixin_38748718

  1. EDA/PLD中的基于FPGA的卷积编译码器的设计与实现

  2. 摘要：为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显着提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用，性能优良。 　　卷积码是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一种有效译码方法，即序列译码。Massey在19

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：215040
    • 提供者：weixin_38742124

  1. 通信与网络中的HDTV接收机中Viterbi译码器的FPGA实现

  2. HDTV接收机中Viterbi译码器的FPGA实现 陕西西安电子科技大学综合业务网国家重点实验室710071郝东来葛建华 高清晰度数字电视HDTV技术是当今世界上最先进的图像压缩编码技术和数字通信技术的结合。它代表一个国家的科技综合实力，蕴藏着巨大的市场潜力。数字电视地面广播编码正交频分复用COFDM传输系统以其较强的抗多径干扰性能、易于实现移动接收等优点在HDTV的研究中占有很重要的地位。而COFDM系统中编、解码技术是影响系统性能的一个重要因素。本文正是基于一种最大似然译码--Viter

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：99328
    • 提供者：weixin_38650951

  1. 基于FPGA的卷积编译码器的设计与实现

  2. 基于FPGA的卷积编译码器的设计与实现[卷积码是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一种有效译码方法，即序列译码。Massey在1963年提出了一种性能稍差，但比较实用的门限译码方法，由于这一实用性进展使卷积码从理论走向实用。而后Viterbi在1967年提出了最大似然译码法，该方法对存储器级数较]

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：209920
    • 提供者：weixin_38665944

  1. 基于FPGA的卷积编译码器的设计与实现

  2. 摘要：为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显着提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用，性能优良。 　　卷积码是Elias在1955年早提出的，稍后，Wozencraft在1957年提出了一种有效译码方法，即序列译码。Massey在196

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：274432
    • 提供者：weixin_38665814