注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 多处理器编程艺术(英文版)

  2. 作者全面阐述了多处理器编程的指导原则，介绍了编制高效的多处理器程序所必备的算法技术

  3. 所属分类：其它

    • 发布日期：2011-02-05
    • 文件大小：7mb
    • 提供者：yds05

  1. 基于TDM总线的多处理器系统检测技术的研究

  2. 基于TDM总线的多处理器系统检测技术的研究

  3. 所属分类：专业指导

    • 发布日期：2009-01-14
    • 文件大小：292kb
    • 提供者：a2668240714

  1. 一种多处理器异构系统设计与实现_刘品阳.pdf

  2. 嵌入式系统是将应用程序和操作系统与计算机硬件集成在一起的系统， 目前对嵌入式系统数据处理需求在不断 提高，单纯依靠提高处理器的性能，来提高系统的实时性已经无法满足。提出了一种新的架构， 在系统中使异构多处理器 来保证实时性，采用并行技术，同样有助于提高系统的处理能力，再加上系统采用冗余备份， 有助于提高可靠性， 在设计中 采用国产处理器，双机冗余备份及存储系统，动态热备份技术， 对要求可靠性高、速度快的实时控制领域具有重要意义

  3. 所属分类：嵌入式

    • 发布日期：2020-08-06
    • 文件大小：393kb
    • 提供者：hkd_ywg

  1. 嵌入式系统/ARM技术中的基于共享存储体的多处理器间数据交换方法

  2. 多处理器系统是指包含两台或多台功能相近的处理器，处理器之间彼此可以交换数据，所有处理器共享内存，I/O设备，控制器，及外部设备，整个硬件系统由统一的操作系统控制，在处理器和程序之间实现作业、任务、程序、数组极其元素各级的全面并行。 　　合成孔径雷达信号处理机系统的任务就是对雷达回波信号进行距离向和方位向的二维数据脉冲压缩，从而得到地面目标的高分辨率图像。该系统是一个实时信号处理系统，系统数据量大，运算复杂。该系统A/D转换模块的采样率为200Mbyte/s，雷达回波信号I/Q正交双通道，每通道采

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：177kb
    • 提供者：weixin_38714637

  1. 嵌入式系统/ARM技术中的分析多核处理器技术的发展趋势

  2. 从技术上来说，单核心处理器的已经不能满足日益增长的对性能的要求了。多核处理器以其高性能、低功耗优势正逐步取代传统的单处理器成为市场的主流。多核处理器也称为片上多处理器（chip multi-processor，CMP），或单芯片多处理器。自1996年美国斯坦福大学首次提出片上多处理器（CMP）思想和首个多核结构原型，到2001年mM推出第一个商用多核处理器POWER4，再到2005年Intel和AMD多核处理器的大规模应用，最后到现在多核成为市场主流，多核处理器经历了十几年的发展。在这个过程中，

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：90kb
    • 提供者：weixin_38680764

  1. 基于VPX6-460的多处理器通信设计

  2. 介绍了一种以双核PowerPC处理器为核心并采用VPX总线标准的信号处理卡VPX6-460。采用了千兆以太网、串行RapidIO以及PCIe等高速数据传输技术，满足了现代雷达、图像等信号处理系统对带宽和数据处理能力的要求。结合VxWorks实时操作系统提供的内部进程通信函数库，在Workbench集成开发平台上实现了多处理器间的数据通信。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：189kb
    • 提供者：weixin_38681628

  1. 一种多处理器并行计算机系统的设计

  2. 在信息技术高速发展的今天，对于计算机的使用可以说无处不在。特别是在军工领域，计算机充当了军事控制和数据处理的核心，人们对计算机的性能要求也越来越高。一些特殊领域，如雷达、导航等对计算机的处理速度、实时性的要求不断提高。人们采用了多种方法来解决这些不断增长的技术指标要求，本文介绍的多处理器并行计算机的软硬件设计，是采用多个CPU 进行并行数据处理的方法来提高单板的运算性能。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：146kb
    • 提供者：weixin_38742291

  1. 多处理器并行计算机系统的设计

  2. 多CPU 的并行计算机技术，在很大程度上提高了系统计算速度，突破了单CPU 处理速度的极限。同时采用多个CPU 的单板计算机设计，可以减少计算机系统的体积、降低开发成本、减少系统的开发周期。本文中介绍的技术，在我所设计的计算机系统中已经实现并且得到软硬验证，所采用的CPU 类型包括DSP、pentium3 等系列。本文介绍的多处理器并行计算机的软硬件设计，是采用多个CPU 进行并行数据处理的方法来提高单板的运算性能。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：147kb
    • 提供者：weixin_38685455

  1. 嵌入式系统/ARM技术中的地址位多处理器通信

  2. 在地址位多处理器协议中（ADDR／IDLE MODE位为1），最后一个数据位后有一个附加位，称之为地址位。数据块的第一个帧的地址位设置为1，其他帧的地址位设置为0。地址位多处理器模式的数据传输与数据块之间的空闲周期无关（参看图在SCICCR寄存器中的位3——ADDR／IDLE MODE位）。 　　TXWAKE位的值被放置到地址位，在发送期间，当SCITXBUF寄存器和TXWAKE分别装载到TXSHF寄存器和WUT中时，TXWAKE清0，且WUT的值为当前帧的地址位的值.因此，发送一个地址需要完

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：101kb
    • 提供者：weixin_38705788

  1. 嵌入式系统/ARM技术中的基于多处理器技术的涡街流量计

  2. 0 引言 　　涡街流量计因其介质适应性强、无可动部件、结构简单等优点，在许多行业得到了广泛应用。传统涡街流量计采用模拟信号处理方法，抗干扰能力差，且一般采用4～20mA的模拟量输出，因此不能满足当今现场总线技术的发展和分布式控制系统实时性、稳定性、可靠性的要求。 　　针对涡街流量计在低流速测量和信号输出方面存在的问题，开发了基于多处理器技术的带PROFIBUS-DP接口的涡街流量计。 　　1 系统总体设计 　　系统的总体设计从抗干扰、低功耗和带总线接口三个角度出发，主要分为四大部分：模拟

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：271kb
    • 提供者：weixin_38609089

  1. 嵌入式系统/ARM技术中的一种多处理器并行计算机系统的设计

  2. 1 引言 　　在信息技术高速发展的今天，对于计算机的使用可以说无处不在。特别是在军工领域，计算机充当了军事控制和数据处理的核心，人们对计算机的性能要求也越来越高。一些特殊领域，如雷达、导航等对计算机的处理速度、实时性的要求不断提高。人们采用了多种方法来解决这些不断增长的技术指标要求，本文介绍的多处理器并行计算机的软硬件设计，是采用多个CPU 进行并行数据处理的方法来提高单板的运算性能。 　　2 多处理器并行计算机系统的硬件设计 　　多处理器并行计算机系统是属于并行结构的系统模型，每一个处理

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：152kb
    • 提供者：weixin_38551070

  1. 嵌入式系统/ARM技术中的MIPS推出首款嵌入式多线程和多处理器可授权IP核--MIPS32 1004K

  2. MIPS科技公司（MIPS Technologies Inc.）近日推出首款嵌入式多线程和多处理器可授权IP核--MIPS32 1004K一致处理系统（coherent processing system）。新的多核产品可为多处理器系统配置多达4个单线程或多线程处理器，加上先进的一致性系统来提供最佳性能效率和可配置性。MIPS科技公司多核产品的首次亮相是继去年推出高性能MIPS32 74K内核这一业界首款运行频率超过1GHz的单线程处理器内核之后，推出的又一款高性能产品，树立了高性能的里程碑。

  3. 所属分类：其它

    • 发布日期：2020-11-20
    • 文件大小：64kb
    • 提供者：weixin_38727928

  1. 嵌入式系统/ARM技术中的GE Fanuc智能平台发布“最高性能”的VXS多处理器

  2. GE Fanuc 智能平台最新发布了DSP220 6U VXS (VITA 41.2) 带四个 8641/8641D的多处理器计算机，为高要求的信号和数据处理应用提供了新的性价比标准。该产品带四个单或双核的Freescale:trade_mark: PowerPC:registered: 8641 SoC 芯片和一个VITA 42.2兼容的XMC插槽，DSP220提供六个加固等级包括：空气冷却、喷射冷却、适应宽温的导冷以及抵抗振动和冲击的能力等。该产品已经被应用到多个国际上主要的军事项目当中。

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：63kb
    • 提供者：weixin_38735887

  1. 嵌入式系统/ARM技术中的PMC-Sierra新推1.8 GHz主频双CPU核 64位MIPS-Powered多处理器和DDR2

  2. PMC-Sierra公司在的秋季处理器论坛（Fall Processor Forum）上发布了其第三代高集成64位MIPS-Powered多处理器。这款RM11200处理器采用PMC-Sierra业经验证的系统级芯片（Soc）平台设计方案和90纳米CMOS制程工艺，集成两个全新设计的1.8 GHz E11K CPU核心，并采用了高速内存和I/O接口，其中包括两个DDR2、两个PCI Express、四个千兆以太网端口和HyperTransport（参见图1）。RM11200处理器在设计上为客户提

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：66kb
    • 提供者：weixin_38684335

  1. 嵌入式系统/ARM技术中的MIPS发布嵌入式多线程多处理器IP核MIPS32 1004K

  2. MIPS科技推出业界首款嵌入式多线程和多处理器可授权IP核MIPS32 1004K——一致处理系统（coherent processing system）。新的多核产品可为多处理器系统配置多达4个单线程或多线程处理器，加上先进的一致性系统来提供最佳性能效率和可配置性。MIPS 科技公司多核产品的首次亮相是继去年推出高性能MIPS32 74K内核这一业界首款运行频率超过1GHz的单线程处理器内核之后，推出的又一款高性能产品，树立了高性能的里程碑。 　　嵌入式应用对处理器性能的需求不断增长。传统的

  3. 所属分类：其它

    • 发布日期：2020-11-21
    • 文件大小：60kb
    • 提供者：weixin_38657115

  1. 嵌入式系统/ARM技术中的CEVA和ARM合作CEVA DSP + ARM多处理器SoC的开发支持

  2. 硅产品知识产权 (SIP) 平台解决方案和数字信号处理器 (DSP) 内核授权厂商CEVA公司宣布与ARM合作，针对多处理器系统级芯片 (SoC) 解决方案的开发，在ARM:registered: CoreSight:trade_mark: 技术实现CEVA DSP内核的实时跟踪支持。这种强化的支持将使得日益增多的采用基于CEVA DSP + ARM处理器的SoC客户，在使用具有ARM Embedded Trace Macrocell:trade_mark: (ETM) 技术的处理器时，受益于完

  3. 所属分类：其它

    • 发布日期：2020-11-21
    • 文件大小：50kb
    • 提供者：weixin_38603219

  1. 嵌入式系统/ARM技术中的KUKA发布可用于多处理器的VxWorks扩展系统

  2. KUKA Controls公司推出3.1版本的VxWin，这是一种基于Wind River Systems公司VxWorks 6.0实时操作系统的Microsoft Windows XP扩展产品。该系统使用户能够在Intel和AMD最新的多处理器上使用Wind River的工作台开发环境和Diab C/C++编译器组件。  　　VxWin 3.1可同时接纳目前大部分PC硬件中的高级可编程中断控制器(APIC)和多处理器(MP)系统，以及高级配置和电源接口(ACPI)单处理器和多处理器硬件抽象层(

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：44kb
    • 提供者：weixin_38747211

  1. 具有实时受限工作负载的3D芯片多处理器中的热感知任务调度

  2. 由于巨大的计算需求，芯片多处理器（CMP）技术已在嵌入式系统中实现。 最近研究了三维（3D）CMP架构，以集成更多功能并提供更高的性能。 芯片上的高温是3D架构的关键问题。 在本文中，我们提出了一种用于3D芯片的在线热预测模型。 使用该模型，我们提出了基于旋转调度的新型任务调度算法，以降低芯片上的峰值温度。 我们考虑了数据依赖性，特别是迭代间的依赖性，这些依赖性在大多数当前的热感知任务调度算法中并未得到充分考虑。 我们的仿真结果表明，我们的算法可以有效地将峰值温度降低到8.1ºC。

  3. 所属分类：其它

    • 发布日期：2021-03-10
    • 文件大小：538kb
    • 提供者：weixin_38677190

  1. 具有非易失性主存储器的芯片多处理器的高效循环调度

  2. 非易失性存储器（NVM）具有低成本，高密度和低能耗等吸引人的特性，因此在取代DRAM作为许多嵌入式系统中的主存储器方面显示出巨大的潜力。 但是，在充分利用NVM的优势之前，必须解决读写成本不对称的问题。 也就是说，写操作的成本比NVM上的读操作的成本高得多。 现有的用于循环优化的技术无法有效地与非易失性主存储器一起使用，因为未考虑此特殊功能。 在本文中，我们提出了一种有效的循环调度算法，即最大两部分匹配旋转（RMBM）算法，以解决芯片多处理器（CMP）非易失性主存储器上昂贵的写操作问题。 它实现

  3. 所属分类：其它

    • 发布日期：2021-03-10
    • 文件大小：547kb
    • 提供者：weixin_38665944

  1. 基于OpenMP并行技术的多处理器环境下的轮对图像处理方法

  2. 基于OpenMP并行技术的多处理器环境下的轮对图像处理方法

  3. 所属分类：其它

« 12 3 4 5 6 7 8 9 10 ... 50 »