注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 用汇编编写的时钟供大家参考

  2. 这个是当时学汇编时做的一个大项目....当时也没好好做不过它还是能运行，按照时钟那样运行...传上来供大家参考有不足的地方我们可以交流交流

  3. 所属分类：硬件开发

    • 发布日期：2009-05-16
    • 文件大小：2097152
    • 提供者：yo_yo1111_chen

  1. 电子时钟的设计与实现

  2. 完整的设计论文 概述：加入世贸组织以后，中国会面临激烈的竞争。这种竞争将是一场科技实力、管理水平和人才素质的较量，风险和机遇共存。于是老师在单片机理论课程学习的基础上，为我们安排了一个涉及MCS—51单片机多种资源应用及具有综合功能的电子时钟设计。 关键字： 显示时间 定时 温度采集 系统仿真 1 引 言 《单片原理及应用》是一门技术性、应用性很强的学科，实践教学是它的一个极为重要的环节。不论是硬件扩展、接口应用还是编程方法、程序调试，都离不开实验教学。如果不在切实认真地抓好学生的实践技能的锻

  3. 所属分类：硬件开发

    • 发布日期：2009-05-20
    • 文件大小：276480
    • 提供者：gaotengttkl

  1. 8098单片机实现日历时钟的显示方法

  2. MC146818是MOTOROLA公司生产的 CMOS型实时时钟集成电路,内含MOTOROLA 和INTEL总线时序选择,通过总线可以很方便地 和各种微处理器直接接口。它具有日历、时钟、计 时,可编程定时中断、方波发生器,并能提供50字 节低功耗静态RAM。MC146818用在自动化柴油 发电机组微机控制系统中主要用来记载市电投入 时间、供电时间、机组启动、机组运行时间以及所有 系统中出现故障时的时间。 1 MC146818功能简介 图2 表2 排样方案的文字描述 序号板长板宽张数 带数带宽坯

  3. 所属分类：硬件开发

    • 发布日期：2009-05-25
    • 文件大小：62464
    • 提供者：jayzf0503

  1. 基于VHDL的世界时钟的设计与实现

  2. 随着科技的迅猛发展,EDA技术越来越受到社会的重视,在电子产品上占有比重越来越大,成为电子产业发展的一个重要方向.从EDA发展出发,本文从一个简单的应用实例来说明其应用,基于VHDL语言设计了一个世界时钟系统,实现了时,分,秒的标准计时,调节及时区选择等功能.

  3. 所属分类：专业指导

    • 发布日期：2009-05-30
    • 文件大小：120832
    • 提供者：armxing

  1. 大型设计中FPGA 的多时钟设计策略

  2. 利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟FPGA 设计 必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中 最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-19
    • 文件大小：212992
    • 提供者：kmisslove

  1. 用闪存单片机制作的大时钟设计研究

  2. 用闪存单片机制作的大时钟设计研究 用闪存单片机制作的大时钟设计研究

  3. 所属分类：硬件开发

    • 发布日期：2010-03-11
    • 文件大小：139264
    • 提供者：weiqin325425

  1. s60v3用的大时钟屏保

  2. 比原带的屏保时钟宽了好多，个变大了看得更清楚

  3. 所属分类：专业指导

    • 发布日期：2010-09-15
    • 文件大小：22528
    • 提供者：shenzhouyk

  1. 大型设计中FPGA 的多时钟设计策略-经验篇

  2. 利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种 多时钟 FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：216064
    • 提供者：luno1

  1. 黑莓小软件大时钟电筒锁屏

  2. 适合于黑莓手机的很小只有3kb的软件，却具有数字时钟、手电筒照明和部分锁屏等多个功能，非常实用而不占多少空间。手电筒功能完全相当于专门手电筒软件，因此可节约一个软件。开启该软件后可部分锁屏，除了拨打电话键和关闭键，其余一律锁住，防止误碰。

  3. 所属分类：其它

    • 发布日期：2011-04-15
    • 文件大小：3072
    • 提供者：alfwwl

  1. 大型设计中FPGA 的多时钟设计策略

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2011-07-03
    • 文件大小：216064
    • 提供者：safan008

  1. FPGA 多时钟设计

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2012-08-25
    • 文件大小：128000
    • 提供者：qzqsan

  1. SH7218T大时钟外屏

  2. 适用于SH7218T的外屏修改大时钟 替换/system/app/subsystemserver.apk后重启即可 替换系统软件的教程请自行搜索

  3. 所属分类：Android

    • 发布日期：2012-09-28
    • 文件大小：124928
    • 提供者：lunarcyd

  1. fpga多时钟设计策略.pdf

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种 多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2013-06-09
    • 文件大小：216064
    • 提供者：hbxgwjl

  1. 万年历加整点报时

  2. 同时拥有万年历和大时钟，还能整点报时，必须时51单片机，

  3. 所属分类：C/C++

    • 发布日期：2018-04-28
    • 文件大小：36864
    • 提供者：dicdiz

  1. Lcd12864大时钟万年历 农历生肖温度

  2. Lcd12864大时钟万年历 农历生肖温度，这是有C51和C52片选端的无字库12864万年历。带仿真。希望对你有用。 语言Lcd12864 万年历温度闹钟整点报时 Proteus 仿真 单片机 毕业 语言Lcd12864 多功能万年历 温度闹钟整点报时生肖 Proteus 仿真 单片机设计 AT89C52。

  3. 所属分类：C/C++

    • 发布日期：2018-07-23
    • 文件大小：49152
    • 提供者：qq_42768209

  1. 大型设计中FPGA的多时钟设计策略

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：150528
    • 提供者：weixin_38690149

  1. FPGA大型设计应用的多时钟设计策略阐述

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：179200
    • 提供者：weixin_38718307

  1. SPI-4接口的时钟方案

  2. 面对当今复杂的FPGA设计，时钟是至关重要的，工程的成败往往取决于它。而对于SPI-0接口设计来说，由于输入时钟高于311 MHz，并且是双沿采样的，所以时钟设计显得更加重要。对于Xilinx Virtex-5器件来说，内部提供了全局时钟和区域时钟两大时钟网络，我们分别利用这两大资源来设计SPI-4的时钟方案。全局时钟如图1所示，区域时钟如图2所示。其中，RDCLK是Sink Core的输入时钟，Sysclk为Source Core的参考时钟，TSCLK为Source Core的状态信息通道的输

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：95232
    • 提供者：weixin_38659248

  1. NeoClock_ESP32：NeoPixels灯连接到ESP32以创建一个大时钟-源码

  2. NeoClock_ESP32 NeoPixels灯连接到ESP32以创建一个大时钟

  3. 所属分类：其它

    • 发布日期：2021-02-12
    • 文件大小：9216
    • 提供者：weixin_42156940

  1. 时钟警报扩展名：Firefox和Google Chrome扩展名。 在默认的新选项卡中显示一个大时钟，并且可以设置关闭此选项卡时触发的警报（如果需要，则带有声音）。 此外，它可以在触发警报时在新标签页中打开网址-源码

  2. Firefox和Google Chrome扩展 在默认的新选项卡中显示一个大的（可自定义的）时钟，并且可以设置关闭此选项卡时触发的警报（如果需要的话，带有声音）。 此外，它还可以在触发警报时在新选项卡中打开URL。 查看默认值： 配置视图： 声音配置视图： 警报触发视图（如果在配置中设置为“是”，则带有声音的想象）： 红色和黄色在五秒钟内每秒交替显示。 听到警报声音五秒钟。 该通知显示五秒钟。 如果单击它，它将隐藏。 如何尝试此扩展 火狐浏览器 您可以在安装此加载项 谷歌浏览器 此

  3. 所属分类：其它

    • 发布日期：2021-02-05
    • 文件大小：1048576
    • 提供者：weixin_42144201
« 12 3 4 5 6 7 8 9 10 ... 50 »