注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字时钟（VHDL）

  2. 数字时钟实验秒分时的计数，且有调表和定时报警功能

  3. 所属分类：专业指导

    • 发布日期：2009-05-20
    • 文件大小：749kb
    • 提供者：jtgbg

  1. 基于VHDL的数字时钟的设计

  2. 随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出.EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能.本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧.在QuartusⅡ开发环境中编译和仿真了所设计的程序,并逐一调试验证程序的运行状况.仿真和验证的结果表明,该设计方法切实可行,该数字时钟

  3. 所属分类：嵌入式

    • 发布日期：2009-05-30
    • 文件大小：287kb
    • 提供者：armxing

  1. 数字时钟 VHDL程序

  2. 用FPGA设计一电子时钟，时间有时、分、秒，并分别用七段数码管显示出来。要求：时间增减可调，数码管动态显示。

  3. 所属分类：硬件开发

    • 发布日期：2009-10-24
    • 文件大小：580kb
    • 提供者：aboutnow

  1. vhdl整点报时数字时钟

  2. 用vhdl语言编写的数字时钟，可以挣点报时，报时为一段音乐，可以任意调节分和调时。

  3. 所属分类：C/C++

    • 发布日期：2009-11-27
    • 文件大小：453kb
    • 提供者：loncinmy

  1. 数字时钟 fpga

  2. 数字时钟 fpga 完整电路 多功能 vhdl

  3. 所属分类：硬件开发

    • 发布日期：2009-12-17
    • 文件大小：377kb
    • 提供者：kisszzl

  1. 数字时钟VHDL代码

  2. 数字时钟VHDL代码 通过编译的数码显示时钟

  3. 所属分类：C/C++

    • 发布日期：2010-01-07
    • 文件大小：3kb
    • 提供者：inzahgi

  1. EDA课程设计 数字时钟的设计（VHDL）

  2. 数字时钟的设计（EDA课程设计） 内含：实验目的 掌握VHDL语言的基本运用 掌握MAX+plusII的简单操作并会使用EDA实验箱 功能设计、系统设计、功能分析、创新点、VHDL代码

  3. 所属分类：专业指导

    • 发布日期：2010-01-10
    • 文件大小：126kb
    • 提供者：shaxiaozisha

  1. 12/24小时数字时钟设计

  2. 基于VHDL语言的12、24小时数字时钟设计，完整的程序，下载即可用。

  3. 所属分类：专业指导

    • 发布日期：2010-03-10
    • 文件大小：2mb
    • 提供者：baiyun19880902

  1. 用VHDL设计数字时钟

  2. 用xilinx s3e实现了 可用于调时，分；调年月日，在液晶上显示的数字时钟

  3. 所属分类：专业指导

    • 发布日期：2010-03-17
    • 文件大小：2mb
    • 提供者：zc20060102

  1. 数字时钟[VHDL]

  2. 数字时钟设计，是VHDL语言写的，绝对和运行》这是我的上机考试做的

  3. 所属分类：专业指导

    • 发布日期：2010-04-13
    • 文件大小：756kb
    • 提供者：women520119

  1. 各种论文收集及杂料\基于VHDL的数字时钟设计

  2. 各种论文收集及杂料\基于VHDL的数字时钟设计

  3. 所属分类：专业指导

    • 发布日期：2010-05-29
    • 文件大小：83kb
    • 提供者：zhangmangui

  1. 基于VHDL语言简易数字时钟 6位数码管显示

  2. 基于VHDL语言简易数字时钟 6位数码管显示

  3. 所属分类：C/C++

    • 发布日期：2010-06-11
    • 文件大小：235kb
    • 提供者：tianyi416182362

  1. 基于VHDL的数字时钟

  2. 基于VHDL的一款数字时钟设计，简单，而且绝对好用，制作相当容易。

  3. 所属分类：专业指导

    • 发布日期：2010-11-05
    • 文件大小：202kb
    • 提供者：shy4813

  1. VHDL语言的数字时钟

  2. 该数字时钟是用VHDL语言编写的，是完整的软件和硬件实现。内有详细的模块连接图、引脚连接图和详细的程序。

  3. 所属分类：专业指导

    • 发布日期：2010-11-17
    • 文件大小：398kb
    • 提供者：MEIYOUID

  1. 基于FPGA的数字时钟设计

  2. 摘要：本实验中我们运用EDA课程中所学的知识，设计了一个拥有时间校正和闹钟功能的24小时制多功能数字时钟。通过本实验，我们初步了解EDA的设计过程；初步掌握用VHDL语言的设计方法和设计思想；初步熟悉Max+Plus II软件平台的编程和仿真,并通过AEDK-EDA实验板下载模拟实现初步了解了硬件实现的方法。

  3. 所属分类：嵌入式

    • 发布日期：2010-12-20
    • 文件大小：127kb
    • 提供者：loveenhua

  1. EDA数字时钟设计报告

  2. 1、以数字形式显示时、分、秒的时间； 2、能够手动校时、校分； 3、时与分显示之间的小数点常亮； 4、具有定时与闹钟功能，能在设定的时间发出闹铃音。

  3. 所属分类：专业指导

    • 发布日期：2011-01-06
    • 文件大小：1mb
    • 提供者：llpin2010

  1. 用vhdl语言设计的数字时钟

  2. 用vhdl语言设计的数字时钟 基于maxplus2软件的描述

  3. 所属分类：教育

    • 发布日期：2011-06-10
    • 文件大小：4kb
    • 提供者：xiaohuhu2003

  1. EDA 数字时钟实验设计报告

  2. 用VHDL语言设计数字时钟电路， 1、正常的显示时、分、秒计时功能。 2、可引入秒脉冲进行校时、校分，并可用RESET信号给秒清零。 3、实现整点报时，当计时器道59分50秒开始鸣响，四声低声，一声高声。

  3. 所属分类：专业指导

    • 发布日期：2011-07-04
    • 文件大小：47kb
    • 提供者：liviolina

  1. EDA实验报告—数字时钟设计

  2. 一份完整的EDA实验报告——数字时钟设计，含源代码（VHDL语言）。中南大学的同学下载后可以直接使用。

  3. 所属分类：硬件开发

    • 发布日期：2011-07-04
    • 文件大小：222kb
    • 提供者：happyhjun

  1. 基于FPGA 的数字时钟

  2. 基于fpga的数字时钟，采用VHDL语言编写，可校时、校分，整点报时。

  3. 所属分类：嵌入式

    • 发布日期：2012-03-02
    • 文件大小：316kb
    • 提供者：aliceting
« 12 3 4 5 6 7 8 9 10 »