注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VHDL的数字时钟的设计

  2. 随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出.EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能.本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧.在QuartusⅡ开发环境中编译和仿真了所设计的程序,并逐一调试验证程序的运行状况.仿真和验证的结果表明,该设计方法切实可行,该数字时钟

  3. 所属分类：嵌入式

    • 发布日期：2009-05-30
    • 文件大小：287kb
    • 提供者：armxing

  1. 基于FPGA的数字频率计设计

  2. 本文要设计一个8位十进制数字频率计，需要由四种器件来组成，即：测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计，所以计数器CNT10需用8个，7段显示LED7也需用8个. 频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。 为此，测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK，一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Loa

  3. 所属分类：硬件开发

    • 发布日期：2009-06-09
    • 文件大小：126kb
    • 提供者：maochu

  1. 微机原理课程设计——电子时钟

  2. 该课程设计的内容为电子时钟的设计与实现，利用定时器从0开始进行计时，将计时的结果显示在数码管上。每隔1秒，秒钟计时一次，到60秒，分钟加1，到60分小时加1。8254芯片的计时从0秒到9秒，到9秒后又从0秒重新开始计时，同时将0秒～9秒的数字变动信息通过8255送数码管显示。 设计要求 1、总体内容：设计一电子时钟，能在数码管上显示时间并计时。 2、接口设计:根据题目和所用的接口电路芯片设计出完整的接口电路,并在实验系统上完成电路的连接和调试通过. 3、程序设计:要求画出程序框图,设计出全部程

  3. 所属分类：嵌入式

    • 发布日期：2009-06-22
    • 文件大小：113kb
    • 提供者：zhaoyixian622

  1. 电子技术课程设计——数字钟的设计与制作

  2. 课程设计题目：数字钟的设计与制作 （一）设计指标： 1．显示时、分、秒。采用24小时制。 2．制作、调试出一个具有直流电源、简易信号源及用来计“时”“分”“秒”的数字钟系统。并按照直流电源、简易信号源、及“秒”、“分”进位和“时”循环进位是否正常给予不同记分。 3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。 （二）具体要求： 1．设计方案的论证和选择 （1）、方案提出 *查阅资料确定数字钟的电路框图。 * 提出两种以上数字

  3. 所属分类：嵌入式

    • 发布日期：2009-07-08
    • 文件大小：2mb
    • 提供者：yemao7758

  1. 基于MUS10的数字时钟

  2. 在我们的生活中，时间是不可少的一部分，因为时间，出现了一个时间 观念这一个重要的做人原则。 因为这样，所以我们每时每刻都在使用时钟，如我们所用的手表，闹钟， 还有我们手机中的时间系统，这些都是我们最常用的计时工具，但是，这只 是我们最常用的一部，也只是时间的一个小的部分。 在我们计机系统与其它的智能系统中，时钟更为重要，比如我们的时钟 中断等，计时器都是一般CPU 所必须的。

  3. 所属分类：专业指导

    • 发布日期：2009-11-09
    • 文件大小：1mb
    • 提供者：wsoon

  1. EDA课程设计报告--八位频率计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短

  3. 所属分类：硬件开发

    • 发布日期：2009-12-09
    • 文件大小：272kb
    • 提供者：yueh5

  1. 数电课程设计数字频率计

  2. 1.概述 数字频率计是通过一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常是计算每秒内的脉冲个数，也就是我们所称的闸门时间为1秒。闸门时间不定，但闸门时间影响频率计的准确度，闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。

  3. 所属分类：专业指导

    • 发布日期：2010-01-17
    • 文件大小：218kb
    • 提供者：kevinzzj

  1. 电气信息报告数字时钟.doc

  2. 软时间，通过AT89S52片内集成的可编程定时器/计数器，采用软件编程实现时钟计数。它的处理过程如下：首先设定单片机内部的一个定时器/计数器工作方式与定时方式，对机器周期计数形成基准时间（如10ms计数100次），秒计60次形成分，分计60次成小时，小时计24次形成一天。虽然它有以下缺点：1、精度有限，利用定时器/计数器，在执行其中断程序时会占用时间，产生误差，而且误差累加。2、软件设计复杂，要实现显示日期的功能，需要编写万年历的程序段，其程序复杂度大大提高。3不能保存时间，单片机掉电重启后时

  3. 所属分类：硬件开发

    • 发布日期：2010-01-19
    • 文件大小：445kb
    • 提供者：CXB100000

  1. 基于单片机设计数字时钟

  2. 定时，计数和多种接口于一体的微控制器。他体积小，成本低，功能强，广泛应用于智能产 品和工业自动化上。而51 单片机是各单片机中最为典型和最有代表性的一种。这次毕业设 计通过对它的学习，应用，从而达到学习、设计、开发软、硬的能力。

  3. 所属分类：硬件开发

    • 发布日期：2010-03-12
    • 文件大小：202kb
    • 提供者：hezhendong0101

  1. 数字逻辑与数字系统设计习题答案王永军 李景华

  2. 第一章 数字逻辑基础 作业及参考答案 （2008.9.25） P43 1-11 已知逻辑函数 ，试用真值表、卡诺图和逻辑图表示该函数。 解：（1）真值表表示如下： 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 （2）卡诺图表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 ＝ （3）逻辑图表示如下： 1-12 用与非门和或非门实现下列函数，并画出

  3. 所属分类：C

    • 发布日期：2010-03-29
    • 文件大小：5mb
    • 提供者：cheerup8

  1. 数字逻辑中简单频率计课程设计

  2. 关于数字逻辑与数字系统中，时钟频率计的设计。采用分层结构设计！用于被测信号技术的计数器采用十进制！

  3. 所属分类：专业指导

    • 发布日期：2010-06-22
    • 文件大小：261kb
    • 提供者：lfc453048573

  1. 集成块控制数码管显示的数字电子时钟 DXP设计电路图 PCB设计图

  2. 显示时、分、秒，当秒计数计满60时就向分进位，分计数器计满60后向时计数器进位，小时计数器按‘23翻0’规律计数。时、分、秒的计数结果经过数据处理可直接送显示器显示。当计时发生误差的时候可以用校时电路进行校正。数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用控制电路和调节开关对LED显示的时间进行调节

  3. 所属分类：专业指导

    • 发布日期：2010-06-28
    • 文件大小：374kb
    • 提供者：xiaoyaoshow

  1. vhdl数字钟的设计

  2. 摘 要 4 Abstract 5 第一章 电子设计自动化(EDA)发展概述 6 1.1什么是电子设计自动化(EDA) 6 1.2 EDA的发展历史 6 第二章VHDL简介 8 2.1 硬件描述语言VHDL 8 2.2 VHDL的组成 8 2.3 程序包（Package） 8 2.4 库（Library） 9 2.5 VHDL运算符 9 2.6 VHDL数据对象 9 2.7 VHDL常用语句 10 2.8 元件声明及元件例化 10 2.9 配置（Configuration） 11 2.10子程序

  3. 所属分类：嵌入式

    • 发布日期：2010-08-07
    • 文件大小：197kb
    • 提供者：feiyue165

  1. 实验3 ,4位十进制的频率计设计

  2. 、设计4位十进制频率计，学习较复杂的数字系统设计方法，熟悉对Quartus II软件的使用。 2、用4位十进制计数器对用户输入时钟UCLK进行记数

  3. 所属分类：专业指导

    • 发布日期：2010-12-08
    • 文件大小：210kb
    • 提供者：XUQIWEN1

  1. VHDL多功能数字钟

  2. 1.计时功能：数字钟以24个小时为一个周期，必须显示时、分、秒。 2.清零功能：在板上设置一个手动清零开关，通过它可以对电路实现实时的手动清零。 3.校时功能：可随时对电路进行校时功能，并设置两个开关（a/b）控制。按下a开关时（手不松开），数字时钟的秒钟数迅速增加（4HZ的时钟频率来驱动），并按60循环，计满60后再回00。按下b开关时（手不松开），数字时钟的分钟数迅速增加（4HZ的时钟频率来驱动），并按60循环，计满60后再回00。

  3. 所属分类：专业指导

    • 发布日期：2010-12-28
    • 文件大小：77kb
    • 提供者：ab_120949671

  1. EDA课程设计 数字时钟

  2. EDA课程设计 课题1：数字钟设计 设计要求： 1. 具有时、分、秒，计数及数码管显示功能，以 24 小时循环计时。 2. 具有清零，调节小时、分钟功能

  3. 所属分类：网络管理

    • 发布日期：2011-03-15
    • 文件大小：715kb
    • 提供者：xiaoyaohan21

  1. 数字计时钟程序,数字计时钟程序

  2. 大家帮我看看此程序问题在哪里,总是出错.大家帮我看看此程序问题在哪里,总是出错

  3. 所属分类：其它

    • 发布日期：2011-05-11
    • 文件大小：6kb
    • 提供者：zrb5688

  1. 数字时钟设计

  2. 要：数字电子时钟设计的电路主要由主体电路与扩展电路组成，采用集成块控制设计，使集成块控制数码管显示时、分、秒，当秒计数计满60时就向分进位，分计数器计满60后向时计数器进位，小时计数器按‘23翻0’规律计数。时、分、秒的计数结果经过数据处理可直接送显示器显示。当计时发生误差的时候可以用校时电路进行校正。数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用控制电路和调节开关对LED显示的时间进行调节，以上两部分组成主体电路。通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等

  3. 所属分类：嵌入式

    • 发布日期：2011-11-28
    • 文件大小：374kb
    • 提供者：a18942333304

  1. 数字频率计设计VHDL

  2. 在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管 1~8显示

  3. 所属分类：嵌入式

    • 发布日期：2012-11-22
    • 文件大小：67kb
    • 提供者：lsw59

  1. 数字时钟设计

  2. 数字时钟设计 时钟计数：完成时、分、秒的正确计时并且显示所计的数字；时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间

  3. 所属分类：讲义

    • 发布日期：2014-09-09
    • 文件大小：322kb
    • 提供者：sky_xingxingsha
« 12 3 4 5 6 7 8 9 10 »