您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 非常不错的数字电路频率计数器

  2. 这是我非常不容易才弄的频率计数器,太难了,你们可以共同分享,一起学习用
  3. 所属分类:专业指导

  1. 频率计数器(数字电路,有电路图)

  2. 这个频率计数器也是很不错的一个,用数字电路做的,在multisim中实现了,好好学习用啊
  3. 所属分类:专业指导

  1. 数字逻辑课程设计频率计数器(VHDL)

  2. 数字逻辑课程设计: 频率计数器 VHDL
  3. 所属分类:专业指导

    • 发布日期:2009-09-11
    • 文件大小:702byte
    • 提供者:arbel
  1. 简易数字频率计的设计

  2. 简易数字频率计的计 设主要采用传统的高频测频,低频测周的电子计数器法,一中介频率作为其分界线,从而保证足够高的测量精度
  3. 所属分类:专业指导

    • 发布日期:2009-09-19
    • 文件大小:892kb
    • 提供者:hosonbai
  1. 数字频率计的vhdl设计

  2. 数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是,首先让被测信号与标准信号一起通过一个闸门,然后用计数器计数信号脉冲的个数,把标准时间内的计数的结果,用锁存器锁存起来,最后用显示译码器,把锁存的结果用LED数码显示管显示出来。要求在熟悉频率计逻辑功能的基础上,设计一个6位十进制频率计。
  3. 所属分类:专业指导

    • 发布日期:2010-02-22
    • 文件大小:128kb
    • 提供者:wjnssysl
  1. 基于单片机的简易数字频率计

  2. 简易的数字频率计,主要有计数器和定时器组成
  3. 所属分类:硬件开发

    • 发布日期:2010-03-10
    • 文件大小:990kb
    • 提供者:shengxiaoying
  1. 基于51单片机的数字频率计

  2. 基于51单片机的数字频率计 数字式频率计是测量频率最常用的仪器之一,其基本设计原理是首先把待测信号通过放大整形,变成一个脉冲信号,然后通过控制电路控制计数器计数,最后送到译码显示电路里进行显示
  3. 所属分类:硬件开发

    • 发布日期:2010-04-29
    • 文件大小:279kb
    • 提供者:fuxiaoyaner
  1. 用vhdl设计的数字频率计数器

  2. 可实现三位显示的频率计数器,简单实用,已综合通过
  3. 所属分类:专业指导

    • 发布日期:2010-06-22
    • 文件大小:63kb
    • 提供者:iddudumegaoyuan
  1. 基于FPGA的数字频率计

  2. 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存和译码显示电路4部分。其中分频模块输出的闸门信号控制计数器的计数。计数模块由八个十进制计数器组成,测量范围0HZ~99MHZ,各计数器的输出的BCD码送译码变成十进进制数送LCD显示
  3. 所属分类:硬件开发

    • 发布日期:2010-07-30
    • 文件大小:320kb
    • 提供者:ltjliao
  1. 数字频率计的设计与开发

  2. 涉及数字频率计,在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。
  3. 所属分类:专业指导

    • 发布日期:2010-12-20
    • 文件大小:381kb
    • 提供者:wtl2013
  1. 用AT89C51制作八位数字频率计

  2. 《用AT89C51制作八位数字频率计》一文的完整程序清单及注释 ORG 00H ;指定下条指令的地址 AJMP MAIN ;跳转至MAIN 50M INC 23H RETI ORG 001BH ;定时器T1中断入口,T1作定时,T0作计数 PUSH A ;累加器A压入堆栈 PUSH PSW ;状态寄存器压入堆栈 DJNZ 40H,JJ ;产生1s定时时标 MOV 40H,#0C8H DJNZ 41H,JJ CLR P3.1 ;关闭闸门 ANL 88H,#0AFH ;1s末,关闭T0和T1 MO
  3. 所属分类:C

    • 发布日期:2010-12-30
    • 文件大小:38kb
    • 提供者:linda_6000
  1. 数字频率计的设计VHDL

  2. 设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计,频率测量范围为1Hz~50MHz,采用100MHz的基准时钟。刷新时间不大于2秒(最长2秒刷新一次频率显示)。功能示意框图如图3-1: 图3-1 数字频率计功能示意图 三、实验提示 本次实验要求设计一个数字频率计,对输入频率进行测量。根据实验的要求,频率测量的范围为1Hz~50MHz,跨度较大,考虑到若完全输出至少需要8位,位数较多,因此可考虑分档显示,用三到四位显示数值,一位显示档位。 本实验要实现一个数字频
  3. 所属分类:其它

    • 发布日期:2011-12-12
    • 文件大小:5kb
    • 提供者:wcdsd
  1. 多档位数字频率计设计报告

  2. 本报告详细论述了基于FPGA(Xilinx)的多档位数字频率计设计。采用 Verilog硬件描述语言,对各个单元电路及总体电路进行了细致的设计和仿真。 分频电路结构紧凑,在一个阶段的计数过程中产生所需的各个时钟信号,大大节省了系统资源。 门控电路,采用6位的十进制计数器,包含计数使能、清零、溢出标志等,并通过锁存器将固定的值送往数码管显示电路。 显示电路,采用数码管动态扫描方式。通过对档位以及所显值大小的判断,产生小数点控制信号和消隐信号,并通过动态扫描和数值一起送入对应的数码管。 系统运行良
  3. 所属分类:嵌入式

    • 发布日期:2012-04-23
    • 文件大小:463kb
    • 提供者:nainiu21961123
  1. 基于EDA的数字频率计系统设计

  2. 基于EDA的数字频率计系统设计 摘 要:本课题设计了一种具有多种功能和多种测量精度的数字频率计系统,采用VHDL硬件描述语言编程,并用FPGA实现。本设计选择以FPGA集成芯片为核心器件,以触发器和计数器为核心,由信号输入、放大、整形、计数、数据处理和数据显示等功能模块组成。因此,本课题的研究结合了FPGA控制、七段数码管字符显示和波形的整形放大等相关知识。设计平台为Altera公司的Quartus II 8.0软件,采用Altera公司的Cyclone系列FPGA实现。 本文详细介绍了数字频
  3. 所属分类:嵌入式

    • 发布日期:2012-08-06
    • 文件大小:1mb
    • 提供者:liupingtoday
  1. 数字集成芯片构成的频率计数器设计

  2. 频率器设计方案,里面有关于频率计数器的设计~~过去下载的,找得挺辛苦的
  3. 所属分类:专业指导

    • 发布日期:2013-04-10
    • 文件大小:236kb
    • 提供者:f347206352
  1. 单片机——数字频率测量

  2. 合肥学院单片机实验——数字频率测量,主要使用了外部中断以及定时器/计数器。
  3. 所属分类:C/C++

    • 发布日期:2013-05-15
    • 文件大小:1kb
    • 提供者:iris523
  1. 7216B_17226B单片10MHZ通用数字频率计数器

  2. 7216B_17226B单片10MHZ通用数字频率计数器
  3. 所属分类:硬件开发

    • 发布日期:2015-02-26
    • 文件大小:334kb
    • 提供者:ganalog
  1. 数字频率计

  2. 本文件是基于51单片机的数字频率计设计论文资料,文档以一次课程设计为背景,最后完美制作出频率计数器,该文档包涵代码,制作步骤,阅读方便,容易使用。
  3. 所属分类:硬件开发

    • 发布日期:2015-08-15
    • 文件大小:162kb
    • 提供者:fpga_zy
  1. 基于51单片机的数字频率计数器任务书

  2. 通过设计基于51单片机的数字频率计数器,要求实现对于不同频率的各类信号进行频率测量。本课题要求设计数字频率计数器的硬件电路和相应的软件程序,并相互配合完成指定的功能与指标。
  3. 所属分类:讲义

    • 发布日期:2018-04-06
    • 文件大小:14kb
    • 提供者:qq_41958176
  1. 单片机数字频率计数器设计

  2. 利用AT89S51单片机的T0、T1的定时计数器功能,来完成对输入的信号进行频率计数,计数的频率结果通过8位动态数码管显示出来。要求能够对0-250KHZ的信号频率进行准确计数,计数误差不超过±1HZ。
  3. 所属分类:其它

    • 发布日期:2020-08-11
    • 文件大小:75kb
    • 提供者:weixin_38603259
« 12 3 4 5 6 7 8 9 10 ... 21 »