注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字频率计的程序实现及电路图

  2. 用c51语言实现了数字频率计的功能，误差在0.001%左右

  3. 所属分类：C

    • 发布日期：2009-08-19
    • 文件大小：74kb
    • 提供者：rolinwen

  1. 数字频率计的设计 开题报告

  2. 数字频率计的设计 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，是电子系统的心脏，是决定电子系统性能的关键设备，随着现代通信、卫星、雷达和电子对抗等系统的发展对数字频率计提出了越来越高的要求。 数字频率计的主要实现方法有直接式、锁相式、直接数字式三种。

  3. 所属分类：专业指导

    • 发布日期：2010-03-01
    • 文件大小：80kb
    • 提供者：wanhengyang

  1. 单片机设计数字频率计

  2. 设计实现数字频率计的单片机程序，及课程设计报告，并附有代码

  3. 所属分类：硬件开发

    • 发布日期：2010-04-28
    • 文件大小：57kb
    • 提供者：zhangjian_hua

  1. 基于FPGA数字频率计的实现

  2. 基于FPGA数字频率计的实现 对学习很有帮助

  3. 所属分类：硬件开发

    • 发布日期：2011-11-24
    • 文件大小：10kb
    • 提供者：linbai5

  1. 数字频率计的设计VHDL

  2. 设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计，频率测量范围为1Hz~50MHz，采用100MHz的基准时钟。刷新时间不大于2秒（最长2秒刷新一次频率显示）。功能示意框图如图3-1： 图3-1 数字频率计功能示意图 三、实验提示 本次实验要求设计一个数字频率计，对输入频率进行测量。根据实验的要求，频率测量的范围为1Hz~50MHz，跨度较大，考虑到若完全输出至少需要8位，位数较多，因此可考虑分档显示，用三到四位显示数值，一位显示档位。 本实验要实现一个数字频

  3. 所属分类：其它

    • 发布日期：2011-12-12
    • 文件大小：5kb
    • 提供者：wcdsd

  1. 基于单片机数字频率计的设计与实现

  2. 一种基于单片机编程 设计与实现数字频率计的检测和显示

  3. 所属分类：专业指导

    • 发布日期：2013-01-21
    • 文件大小：508kb
    • 提供者：lxw143

  1. 基于Verilog HDL数字频率计的设计与实现

  2. 基于Verilog HDL数字频率计的设计与实现，工程

  3. 所属分类：其它

    • 发布日期：2013-06-28
    • 文件大小：4mb
    • 提供者：starcoy

  1. 基于VHDL的数字频率计的设计

  2. 不是本人的，是期刊摘录 使用V HDL 语言来设计数字频率计, 给出了原理图和仿真图形, 所设计的电路通过硬件仿真, 下 载到目标器件上运行, 能够满足测量频率的要求, 具有理论与实践意义, 实现了电子电路自动化( EDA) 的过程。 不是本人的，是期刊摘录

  3. 所属分类：嵌入式

    • 发布日期：2008-11-08
    • 文件大小：1mb
    • 提供者：tianrenyinxue

  1. 基于FPGA的数字频率计的设计与实现

  2. 介绍了一种运用FPGA开发软件Quartus Ⅱ设计的数字频率计。该数字频率计的1 Hz～1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3只七段数码管稳定显示,测试量程可自动切换,测量误差小于等于0. 1%

  3. 所属分类：硬件开发

    • 发布日期：2008-11-27
    • 文件大小：327kb
    • 提供者：dongdong1061

  1. 基于FPGA的数字频率计的设计与实现

  2. 基于FPGA的数字频率计的设计与实现 基于FPGA的数字频率计的设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2009-04-04
    • 文件大小：193kb
    • 提供者：ilsinging

  1. 基于FPGA数字频率计的设计及应用.doc

  2. 基于FPGA数字频率计的设计与实现，有完整的仿真结果实验，板子介绍，功能介绍，功能实现等等。使用Verilog语言，对各项技术也有详细的介绍

  3. 所属分类：其它

    • 发布日期：2020-07-12
    • 文件大小：1mb
    • 提供者：qq_35083926

  1. 多功能数字频率计的设计_论文.pdf

  2. 采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用Verilog语言，成功的编写出了设计程序，并在Vivado2018.1软件环境中，对编写的Verilog程序进行了仿真，得到了很好的效果。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。 需要技术支持可联系作者，联系方式在文档中。

  3. 所属分类：电信

    • 发布日期：2020-07-19
    • 文件大小：1mb
    • 提供者：qq_18845861

  1. 基于FPGA自适应数字频率计的设计与实现

  2. 绍一种以FPGA（Field Programmable Gate Array）为核心，基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上，针对所设计的频率计需简单易用的要求，采用FPGA和简单的外围电路使系统具有体积小、可靠性高、灵活性强及价格低廉等特点，同时还具有易于升级的特点。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：233kb
    • 提供者：weixin_38670983

  1. 基于FPGA自适应数字频率计的设计

  2. 本文介绍一种以FPGA为核心，基于硬件描述语言VHDL的数字频率计设计与实现。

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：82kb
    • 提供者：weixin_38519060

  1. 基于高速串行BCD码除法的数字频率计的设计

  2. 绍了在PPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较，提出了高速串行BCD码除法的硬件算法，并将其应用在频率计设计中。

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：79kb
    • 提供者：weixin_38565628

  1. 一种基于单片机的数字频率计的实现

  2. 设计一种以单片机AT89C51为核心的数字频率计，介绍了单片机、数字译码和显示单元的组成及工作原理。测量时，将被测输入信号送给单片机，通过程序控制计数，结果送译码器74- LS145与移位寄存器74LS164，驱动LED数码管显示频率值。通过测量结果对比，分析了测量误差的来源，提出了减小误差应采取的措施。频率计具有电路结构简单、成本低、测量方便、精度较高等特点，适合测量低频信号。

  3. 所属分类：其它

    • 发布日期：2020-08-13
    • 文件大小：635kb
    • 提供者：weixin_38705530

  1. EDA/PLD中的基于EDA技术的数字频率计的设计

  2. 0 引 言 　　EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。 　　本文以Max+PlusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。 　　1 工作原理 　　众所周知，频率信号易于传输，抗干扰性强，可以获得较

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：286kb
    • 提供者：weixin_38608189

  1. 单片机与DSP中的一种基于单片机的数字频率计的实现

  2. 摘要：设计一种以单片机AT89C51为核心的数字频率计，介绍了单片机、数字译码和显示单元的组成及工作原理。测量时，将被测输入信号送给单片机，通过程序控制计数，结果送译码器74- LS145与移位寄存器74LS164，驱动LED数码管显示频率值。通过测量结果对比，分析了测量误差的来源，提出了减小误差应采取的措施。频率计具有电路结构简单、成本低、测量方便、精度较高等特点，适合测量低频信号。 　　1 测频设计原理 　　频率计测频原理方框图如图1所示。被测输入信号通过脉冲形成电路进行放大与整形(可由

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：224kb
    • 提供者：weixin_38652147

  1. EDA/PLD中的基于高速串行BCD码除法的数字频率计的设计

  2. 摘要：介绍了在PPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较，提出了高速串行BCD码除法的硬件算法，并将其应用在频率计设计中。 关键词：频率测量 周期测量 FPGA VHDL 状态机数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：89kb
    • 提供者：weixin_38702726

  1. 基于EDA技术的数字频率计的设计

  2. 0 引 言 　　EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。 　　本文以Max+PlusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。 　　1 工作原理 　　众所周知，频率信号易于传输，抗干扰性强，可以获得较好

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：405kb
    • 提供者：weixin_38673909
« 12 3 4 5 6 7 8 9 10 ... 16 »