从20nm技术节点开始，漏电流一直都是动态随机存取存储器（DRAM）设计中引起器件故障的主要原因。即使底层器件未出现明显的结构异常，DRAM设计中漏电流造成的问题也会导致可靠性下降。漏电流已成为DRAM器件设计中至关重要的一个考虑因素。　　图1. （a） DRAM存储单元；（b）单元晶体管中的栅诱导漏极泄漏电流 （GIDL）；（c）位线接触 （BLC） 与存储节点接触 （SNC） 之间的电介质泄漏；（d） DRAM电容处的电介质泄漏。　　DRAM存储单元（图1 （a））在电源关闭时会丢失已存储的