注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 用vhdl语言频率计设计

  2. 实现32位16进制的频率计，并经译码驱动显示。

  3. 所属分类：专业指导

    • 发布日期：2009-05-05
    • 文件大小：501kb
    • 提供者：mbstorm

  1. VDHDL描述的十进制级联频率计

  2. 这是用VHDL语言编写的十进制频率计，在数码管上显示的是十进制数，一共有两种编写方式，分别如下

  3. 所属分类：专业指导

    • 发布日期：2009-05-21
    • 文件大小：34kb
    • 提供者：xunmengok

  1. VHDL下的数字频率计

  2. 用VHDL编写的数字频率计，已经在quartusII下编译完成。

  3. 所属分类：专业指导

    • 发布日期：2009-08-01
    • 文件大小：3kb
    • 提供者：margycxp

  1. VHDL编写的三档控制频率计

  2. 这是一个用VHDL编写的三档频率计，用来测量信号的频率，频率计有三个档位，频率计可以根据信号频率的大小自动换挡。

  3. 所属分类：专业指导

    • 发布日期：2009-09-14
    • 文件大小：233kb
    • 提供者：liujunaseu

  1. 数字频率计 VHDL语言

  2. （1）频率测量范围10Hz~1MHz （2）量程自动转换，量程分为10KHz (1s) 、100KHz (0.1s) 、1MHz (10ms)三档。转换规则如下： 当读数大于9999时，频率计处于超量程状态，下一次测量时，量程自动增大一档；当读数小于0999时，频率计处于欠量程状态，下一次测量时，量程自动减小一档 （3）数据采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显示计数结果，并将此显示结果保持到下一次计数结束。 （4）用发光二极管显示量程

  3. 所属分类：专业指导

    • 发布日期：2009-09-28
    • 文件大小：652kb
    • 提供者：fengxiachenxing

  1. 基于EDA技术的数字频率计设计

  2. 本文详细阐述了利用VHDL硬件描述语言设计，并在EDA工具的帮助下，用CPLD实现数字频率计的设计方法和实现步骤。其最大显示量程为10MHz，且具有实现自动量程切换功能，显示采用动态扫描方式。除放大整形电路和数码管显示外，其他模块在一块CPLD芯片上，与其他方法做成的频率计相比，具有体积小，可靠性高，灵活性强等特点。

  3. 所属分类：嵌入式

    • 发布日期：2009-10-31
    • 文件大小：1mb
    • 提供者：pqopqo

  1. 基于VHDL语言的数字频率计的设计与仿真

  2. 提供给喜欢用VHDL语言的朋友，基于VHDL语言的数字频率计的设计与仿真

  3. 所属分类：嵌入式

    • 发布日期：2009-11-19
    • 文件大小：212kb
    • 提供者：pita5389

  1. EDA课程设计报告--八位频率计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短

  3. 所属分类：硬件开发

    • 发布日期：2009-12-09
    • 文件大小：272kb
    • 提供者：yueh5

  1. 基于FPGA的数字频率计设计

  2. 数字频率计的设计，本文主要讲述了如何实现数字频率计采用EDA技术用VHDL编程实现，包括源代码和实验结果截图，很详细

  3. 所属分类：硬件开发

  1. 数字频率计的vhdl设计

  2. 数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。要求在熟悉频率计逻辑功能的基础上，设计一个6位十进制频率计。

  3. 所属分类：专业指导

    • 发布日期：2010-02-22
    • 文件大小：128kb
    • 提供者：wjnssysl

  1. 基于VHDL写的频率计

  2. 这是用硬件描述语言写的一个频率计，很好用的一个东西，拿出来跟大家一起分享

  3. 所属分类：专业指导

    • 发布日期：2010-03-18
    • 文件大小：2kb
    • 提供者：suhuaien

  1. 用VHDL语言设计四位十进制频率计

  2. 用VHDL语言设计四位十进制频率计，本人用的是QUARTUS9.1版本的，如用5.1版本是打不开的

  3. 所属分类：专业指导

    • 发布日期：2010-07-05
    • 文件大小：340kb
    • 提供者：wangliwang

  1. 基于FPGA的数字频率计 DDS的VHDL设计

  2. 数字频率计 DDS 是用VHDL语言在FPGA芯片基础上设计的，具有快速处理的能力。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-10
    • 文件大小：3kb
    • 提供者：h7524285

  1. fpga与51单片机实现频率计

  2. 这是自己编写的fpga和51单片机程序，主要完成频率计的功能及显示，测量操作主要由fpga实现，将数据发送到单片机中，单片机在控制12864液晶显示数据。用vhdl和c语言实现。文件中cepin文件夹中为fpga程序，用的是quartus II 8.1软件编辑，cepin2文件中时51单片机程序，使用keil编辑。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-21
    • 文件大小：2mb
    • 提供者：xxhlshe

  1. 数字频率计 VHDL

  2. 以前学FPGA时用MAX+PLUS2是写的频率计小程序，ALTERA的片子 vhdl

  3. 所属分类：硬件开发

    • 发布日期：2010-12-02
    • 文件大小：44kb
    • 提供者：wy915

  1. 数字频率计的设计VHDL

  2. 设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计，频率测量范围为1Hz~50MHz，采用100MHz的基准时钟。刷新时间不大于2秒（最长2秒刷新一次频率显示）。功能示意框图如图3-1： 图3-1 数字频率计功能示意图 三、实验提示 本次实验要求设计一个数字频率计，对输入频率进行测量。根据实验的要求，频率测量的范围为1Hz~50MHz，跨度较大，考虑到若完全输出至少需要8位，位数较多，因此可考虑分档显示，用三到四位显示数值，一位显示档位。 本实验要实现一个数字频

  3. 所属分类：其它

    • 发布日期：2011-12-12
    • 文件大小：5kb
    • 提供者：wcdsd

  1. LCD显示频率计

  2. 用VHDL语言编写的频率计，并用LCD现实出来

  3. 所属分类：硬件开发

    • 发布日期：2012-03-08
    • 文件大小：900byte
    • 提供者：fuyun_09002

  1. 数字频率计

  2. 用VHDL 完成12位十进制数字频率计的设计及仿真。 分成两个频段，即1 ∼ 999Hz ，1KHz∼ 10KHz，

  3. 所属分类：硬件开发

    • 发布日期：2012-08-20
    • 文件大小：237kb
    • 提供者：zhchygjf

  1. 用VHDL语言实现数字频率计系统

  2. 用VHDL语言实现数字频率计系统,FPGA,EDA

  3. 所属分类：嵌入式

    • 发布日期：2012-11-22
    • 文件大小：1mb
    • 提供者：lsw59

  1. 数字频率计设计VHDL

  2. 在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管 1~8显示

  3. 所属分类：嵌入式

    • 发布日期：2012-11-22
    • 文件大小：67kb
    • 提供者：lsw59
« 12 3 4 »