注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数电课程设计-简易数字时钟

  2. 1. 课程设计任务：用CPLD设计简易数字时钟。 2. 要求： （1）具有计时功能，用6位数码管分别显示时、分、秒信号。 （2）具有校时功能，进行时校时时不能对分计数器的状态有影响，进行分校时时不能对时计数器的状态有影响；校时结束后，秒计数器要清零。

  3. 所属分类：专业指导

    • 发布日期：2009-06-09
    • 文件大小：381kb
    • 提供者：zhuguangli

  1. 数字密码锁的设计 课程设计 论文

  2. 本文的电子密码锁利用数字逻辑电路，实现对门的电子控制，并且有各种附加电路保证电路能够安

  3. 所属分类：专业指导

    • 发布日期：2009-06-23
    • 文件大小：1mb
    • 提供者：oys1036

  1. 简易数字钟EDA设计

  2. 本实验要求在QuartusII开发系统中用可编程逻辑器件完成简易数字钟的EDA设计。掌握较为复杂逻辑电路的设计方法，包括十进制、六进制、二十四进制计数器的设计方法。并学习在QuartusII环境下采用层次化的设计方法输入逻辑电路。

  3. 所属分类：专业指导

    • 发布日期：2009-09-08
    • 文件大小：1mb
    • 提供者：keva4240

  1. 简易数字频率计的设计

  2. 简易数字频率计的计 设主要采用传统的高频测频，低频测周的电子计数器法，一中介频率作为其分界线，从而保证足够高的测量精度

  3. 所属分类：专业指导

    • 发布日期：2009-09-19
    • 文件大小：892kb
    • 提供者：hosonbai

  1. 基于VHDL的简易数字秒表的设计

  2. 1、能进行正常的时、分、秒计时功能，分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。 2、能利用实验系统上的按键实现“校时”“校分”功能： ⑴按下“SA”键时，计时器迅速递增，并按24小时循环，计满23小时后回“00”； ⑵按下“SB”键时，计分器迅速递增，并按59分钟循环，计满59分钟后回“00”，但不向“时”进位； ⑶按下“SC”键时，秒清零； ⑷要求按下“SA”、“SB”或“SC”时均不产生数字跳变（SA”、“SB”、“SC”按键是有抖动的，必须对其消除抖动处理）。 3、能

  3. 所属分类：其它

    • 发布日期：2010-01-05
    • 文件大小：259kb
    • 提供者：wzl880820

  1. 简易数字时钟ewb设计

  2. 用简洁的ewb程序设计的简易数字时钟，可以实现计时，整点报时，闹钟的简易功能。程序内部用各种计数器，三态门等基础数字电路搭建而成

  3. 所属分类：专业指导

    • 发布日期：2010-01-29
    • 文件大小：67kb
    • 提供者：zhongjian08

  1. 基于单片机的简易数字频率计

  2. 简易的数字频率计，主要有计数器和定时器组成

  3. 所属分类：硬件开发

    • 发布日期：2010-03-10
    • 文件大小：990kb
    • 提供者：shengxiaoying

  1. 基于FPGA的数字频率计

  2. 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存和译码显示电路4部分。其中分频模块输出的闸门信号控制计数器的计数。计数模块由八个十进制计数器组成，测量范围0HZ~99MHZ，各计数器的输出的BCD码送译码变成十进进制数送LCD显示

  3. 所属分类：硬件开发

    • 发布日期：2010-07-30
    • 文件大小：320kb
    • 提供者：ltjliao

  1. 简易数字计数器的设计

  2. 关于简易数字计数器设计，有图，步骤详细。

  3. 所属分类：专业指导

    • 发布日期：2010-08-01
    • 文件大小：463kb
    • 提供者：fanzy823

  1. 《数字系统诊断与综合》

  2. 本书共有5个项目：加法计算器的设计与测试，阐述了逻辑代数的基本知识及组合逻辑电路分析与设计的基本方法；抢答器的设计与制作，介绍了常用中规模集成电路的逻辑功能和使用方法；计数器的设计与测试，介绍了触发器的基本知识、简单时序电路的分析和设计方法、集成计数器的基本知识；数字钟的设计与制作，介绍了CPLD基本知识及如何用CPLD器件设计简单数字电路的基本方法；简易数字电压表的设计与制作，融入了A／D、D／A转换器件的基本知识介绍。

  3. 所属分类：其它

    • 发布日期：2010-08-03
    • 文件大小：9mb
    • 提供者：arsenal198689

  1. 简易数字电子钟课程设计

  2. 数字电子钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。随着科学技术的不断发展，人们对时间计量的精度要求越来越高。高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟、石晶表、石英钟都采用了石英技术，因此走时精度高，稳定性好，使用方便，不需要经常调校，同时，它还用于计时、自动报时及自动控制等各个领域。数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替指针显示进而显示时间，减小了计时误差，它具有时、

  3. 所属分类：嵌入式

    • 发布日期：2010-12-18
    • 文件大小：1mb
    • 提供者：Lzx813xhu

  1. 简易数字频率计的设计与制作

  2. 本方案通过时钟电路产生一个10MHz的信号，再通过分频得到100KHz的被测信号，再通过对被测信号整形使信号变成矩形波，便于脉冲计数器对其计数从而测量出一定阀门时间内的脉冲个数，达到测量频率的目的。当计数器溢出后自动调整阀门时间，实现自动换挡功能。

  3. 所属分类：硬件开发

    • 发布日期：2011-07-18
    • 文件大小：379kb
    • 提供者：pxycxk5211314

  1. 逻辑电路设计简易数字钟

  2. 数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；清零装置；六十进制的秒、分计数器及二十四进制的时计数器；以及秒、分、时的译码显示部分等。

  3. 所属分类：专业指导

    • 发布日期：2008-10-14
    • 文件大小：137kb
    • 提供者：dacheng616

  1. 基于51单片机的简易频率计数器程序

  2. 实现简单频率数显表：设计一个能实现对脉冲频率测量显示的电路。 1.输入频率范围（0-10k），显示为xxx.xx.2.用两个指示灯指示显示数字的单位，Hz和KHz两档，根据输入频率自动切换显示档。3.脉冲信号是由外部信号发生器提供

  3. 所属分类：C

    • 发布日期：2014-10-28
    • 文件大小：33kb
    • 提供者：s_sunnyy

  1. VerilogHDL的数字时钟

  2. 基于VerilogHDL语言写的一个简易数字计数器，可以实现计数功能，每一分钟的最后五秒鸣响和重新置数功能

  3. 所属分类：硬件开发

    • 发布日期：2015-10-13
    • 文件大小：3mb
    • 提供者：zickeychan

  1. 简易数字钟的设计（数字逻辑与数字系统课设）

  2. 基本要求 1、能进行正常的时、分、秒、 0.99秒的计时功能，分别由8个数码管显示24小时、60分钟、60秒钟、0.99秒的计数器显示。 2、能利用实验系统上的按键实现“校时”“校分”功能： ⑴按下“SA”键时，计时器迅速递增，并按24小时循环，计满23小时后回“00”； ⑵按下“SB”键时，计分器迅速递增，并按60分钟循环，计满59分钟后回“00”，但不向“时”进位； ⑷要求按下“SA”、“SB”或“SC”时均不产生数字跳变（“SA”、“SB”、“SC”按键是有抖动的，必须对其消除抖动处理）。

  3. 所属分类：嵌入式

    • 发布日期：2020-04-30
    • 文件大小：8mb
    • 提供者：qq_43550208

  1. 基于Multisim的简易数字钟设计.zip

  2. 个人完成的简易数字钟项目，其基本功能包括电源模块、时钟模块、分频计数器模块、显示模块等部分，能够实现简单的时分秒功能，附带手动的校对功能。

  3. 所属分类：其它

    • 发布日期：2020-06-26
    • 文件大小：866kb
    • 提供者：kysua

  1. 使用VHDL实现数字钟.zip

  2. VHDL实现数字钟,使用quartus设计基于VHDL语言的简易数字钟，要求数字钟能实现以下功能。 1．秒、分为00～59六十进制计数器。 2．时为00～23二十四进制计数器。 3. 具有设置闹钟功能，在设定时间到达时鸣叫30秒。 4．具有整点报时功能：整点报时电路要求在每个整点时鸣叫10秒。 5．利用设计软件对其进行设计输入，设计仿真，使其具备所要求的功能。 内容包括,源码,仿真文件,工程文件.可直接导入出结果.

  3. 所属分类：电信

    • 发布日期：2020-06-20
    • 文件大小：3mb
    • 提供者：dotoday

  1. 数字电子技术课程设计报告.docx

  2. 使用quartus设计基于VHDL语言的简易数字钟，要求数字钟能实现以下功能。 1．秒、分为00～59六十进制计数器。 2．时为00～23二十四进制计数器。 3. 具有设置闹钟功能，在设定时间到达时鸣叫30秒。 4．具有整点报时功能：整点报时电路要求在每个整点时鸣叫10秒。 5．利用设计软件对其进行设计输入，设计仿真，使其具备所要求的功能。 里面报告仿真波形,源代码.

  3. 所属分类：制造

    • 发布日期：2020-06-20
    • 文件大小：1mb
    • 提供者：dotoday

  1. 简易数字频率计.zip

  2. 该压缩包是电子技术课程设计源代码，亲手编写。设计对象为频率计数器，主要实现将不同信号的频率值输出到8位动态数码管。该文件包含了8位BCD计数器、锁存器、数码管显示驱动（扫描计数器, 3-8译码器, 8选1数据选择器, BCD7段译码器)、分频器(3分频、4分频、5分频、10分频)等模块。实验开发板是Cyclone II: EP2C8Q208C8。

  3. 所属分类：其它

    • 发布日期：2020-09-17
    • 文件大小：1mb
    • 提供者：qq_38972634
« 12 3 4 5 »