注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单片机电子时钟8259

  2. 掌握8255、8259、8253芯片使用方法和编程方法，通过本次课程设计，学以致用，进一步理解所学的相关芯片的原理、内部结构、使用方法等，学会相关芯片实际应用及编程，系统中采用8088微处理器完成了电子钟的小系统的独立设计。同时并了解综合问题的程序设计掌握实时处理程序的编制和调试方法，掌握一般的设计步骤和流程，使我们以后搞设计时逻辑更加清晰

  3. 所属分类：嵌入式

    • 发布日期：2009-05-08
    • 文件大小：220kb
    • 提供者：wxx12345

  1. 基于VHDL的数字时钟的设计

  2. 随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出.EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能.本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧.在QuartusⅡ开发环境中编译和仿真了所设计的程序,并逐一调试验证程序的运行状况.仿真和验证的结果表明,该设计方法切实可行,该数字时钟

  3. 所属分类：嵌入式

    • 发布日期：2009-05-30
    • 文件大小：287kb
    • 提供者：armxing

  1. FPGA时钟设计简介

  2. 关于FPGA时钟设计的ppt。 无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操 作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将 导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可 分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。

  3. 所属分类：硬件开发

    • 发布日期：2009-08-05
    • 文件大小：649kb
    • 提供者：fengshuiyi

  1. 计算机中的逻辑时钟以及物理时钟

  2. 这是有关计算机中的全局时钟以及逻辑时钟的材料，很全，值得看哦

  3. 所属分类：专业指导

    • 发布日期：2010-12-06
    • 文件大小：158kb
    • 提供者：lijuanzhang00

  1. EDA设计中时钟的可靠性

  2. 摘要：在cPLD／FPG^芯片编程设计时，通常需要用时钟来控制系统中各模块协调工作，如果时钟设计不当，在极限温度、 电压或制造工艺偏差的情况下将导致错误的行为，并且调试困难。本文就此对全局时钟、门控时钟、多级逻辑时钟和波动式时 钟进行分析探讨，以求在设计电路中消除毛刺，提高电路系统的稳定性。

  3. 所属分类：电信

    • 发布日期：2011-03-22
    • 文件大小：132kb
    • 提供者：lxpcx

  1. FPGA 时钟问题揭秘

  2. 无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良 的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。在设计PLD/FPGA 时通常采用几 种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型 的任意组合。

  3. 所属分类：硬件开发

    • 发布日期：2011-06-18
    • 文件大小：183kb
    • 提供者：sun1985123

  1. 基于FPGA的时钟设计

  2. 基于FPGA的时钟设计 全局时钟 门控时钟 多逻辑时钟等

  3. 所属分类：其它

    • 发布日期：2011-08-17
    • 文件大小：299kb
    • 提供者：reesun1990

  1. FPGA时钟设计

  2. 在FPGA设计中，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD／FPGA时通常采用如下四种类型时钟：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统包括上述四种时钟类型的任意组合。

  3. 所属分类：硬件开发

    • 发布日期：2012-09-16
    • 文件大小：115kb
    • 提供者：xlxnhhh

  1. Dotted-Version-Vectors, 最终一致性系统的逻辑时钟.zip

  2. Dotted-Version-Vectors, 最终一致性系统的逻辑时钟 点矢量集使用因果关系管理值费费博士Dotted版本向量集与版本向量( 。某些矢量时钟) 类似，但是防止在版本向量中出现 false 冲突。 它还拥有更完整的API，更适合于具有 get/put接口( 如下所示)的分布式数据库。电子邮件

  3. 所属分类：其它

    • 发布日期：2019-09-18
    • 文件大小：600kb
    • 提供者：weixin_38743481

  1. 4-关于时钟的讨论.pdf

  2. 该文件主要内容是包括了在数字IC中所涉及到的一些时钟问题，包括全局时钟、门控时钟、多级逻辑时钟、行波时钟以及多时钟系统等

  3. 所属分类：硬件开发

    • 发布日期：2020-06-27
    • 文件大小：1mb
    • 提供者：XXQ121

  1. FPGA基础知识：详解时钟

  2. 无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：91kb
    • 提供者：weixin_38711149

  1. 关于不同类型的时钟讨论

  2. 　无论是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。

  3. 所属分类：其它

    • 发布日期：2020-07-26
    • 文件大小：67kb
    • 提供者：weixin_38528888

  1. FPGA研发之道(8)架构设计漫谈(三)时钟和复位

  2. 接口确定以后，FPGA内部如何规划?首先需要考虑就是时钟和复位。时钟：根据时钟的分类，可以分为逻辑时钟，接口时钟，存储器时钟等;　复位：根据复位的分类，FPGA内部复位可以分为硬复位，逻辑复位、软复位等;

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：82kb
    • 提供者：weixin_38722944

  1. 射频识别芯片设计中时钟树功耗的优化与实现

  2. 在RFID芯片中的功耗主要有模拟射频前端电路，存储器，数字逻辑三部分，而在数字逻辑电路中时钟树上的功耗会占逻辑功耗不小的部分。本文着重从降低数字逻辑时钟树功耗方面阐述了一款基于ISO18000-6 TypeC协议的UHF RFID标签基带处理器的的优化和实现。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：244kb
    • 提供者：weixin_38614377

  1. EDA/PLD中的FPGA时钟设计

  2. 摘要： 在FPGA 设计中， 为了成功地操作， 可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/ FPGA 时通常采用如下四种类型时钟： 全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统包括上述四种时钟类型的任意组合。 　　对于一个设计项目来说， 全局时钟是最简单和最可预测的时钟。在PLD/ FPGA 设计中最好的时钟方案是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟。PLD/

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：343kb
    • 提供者：weixin_38729336

  1. FPGA时钟设计

  2. 摘要：在FPGA设计中，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD／FPGA时通常采用如下四种类型时钟：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：164kb
    • 提供者：weixin_38553275

  1. 基于即时和基于状态的无限逻辑时钟分析

  2. 基于即时和基于状态的无限逻辑时钟分析

  3. 所属分类：其它

    • 发布日期：2021-03-15
    • 文件大小：221kb
    • 提供者：weixin_38589316

  1. TP-FSD：在键-值对的内存中开发分布式存储系统，假设使用异步系统并利用逻辑时钟-源码

  2. TP-FSD 在键-值对的内存中开发分布式存储系统，假设使用异步系统并利用逻辑时钟。 必须使用Java（以及可选的Atomix，仅考虑已在类中使用的类）来详细说明工作。 系统必须承认服务器组是固定的，已知的并且没有故障。 服务器之间密钥的分布也可以使用散列函数进行固定。

  3. 所属分类：其它

    • 发布日期：2021-02-10
    • 文件大小：899kb
    • 提供者：weixin_42106357

  1. hlclock：Elixir的混合逻辑时钟-源码

  2. hlclock：Elixir的混合逻辑时钟

  3. 所属分类：其它

    • 发布日期：2021-02-05
    • 文件大小：17kb
    • 提供者：weixin_42099906

  1. FPGA时钟设计

  2. 摘要： 在FPGA 设计中， 为了成功地操作， 可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/ FPGA 时通常采用如下四种类型时钟： 全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统包括上述四种时钟类型的任意组合。 　　对于一个设计项目来说， 全局时钟是简单和可预测的时钟。在PLD/ FPGA 设计中的时钟方案是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟。PLD/ FPG

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：406kb
    • 提供者：weixin_38543460
« 12 3 4 5 6 7 8 9 10 ... 50 »