注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 课程设计：频率计设计范例

  2. 模拟电子技术，数电，课程设计 设计的方案选择与论证 方案论证 （1） 方案一 软硬件相结合的实现法，主要的部件有 AT89C51 单片机芯片、74HC164 驱动数码显示寄存器芯片、74LS48 位选芯片，放大电路，计数电路，LED 数码管和一些电容、电阻等组成。该方案可以测量多个通带的信号，通过同步门和功能切换部分电路对电路进行分时复用。用两个计数器实现时间计数和事件计数分开。在有必要的显示其他通道的测量结果的时候另一个通道的数据会被存在单片机里。并可以通过键盘进行相应的设置。 （2） 方案

  3. 所属分类：嵌入式

    • 发布日期：2009-06-29
    • 文件大小：379kb
    • 提供者：touch5bo

  1. 基于单片机的简易频率计的任务书

  2. 设计的频率计要求由四位数码管显示方波或正弦波的频率（频率超过9999时，精确到0.1KHz；低于9999时，精确到1Hz）； 2. 发挥部分：能用二极管的亮、暗分别对2种测量量程进行指示（即频率超过9999时，发光二极管亮；低于9999时，发光二极管不亮）；

  3. 所属分类：硬件开发

    • 发布日期：2009-07-02
    • 文件大小：41kb
    • 提供者：baoji11

  1. 74系列频率计 用74系列数字器件设计一个频率计

  2. 用74系列数字器件设计一个频率计，该频率计测量频率小于10KHz，测量数据显示3秒以上，被测信号为幅值小于10V的脉冲或幅值小于10V的正弦交流电压。基本电路主要由放大整形电路、时基电路、闸门电路和逻辑控制电路组成。设计过程是运用EWB软件完成电路设计部分。

  3. 所属分类：专业指导

    • 发布日期：2009-07-14
    • 文件大小：223kb
    • 提供者：blueclue888

  1. 课程设计数字频率计的设计

  2. 一、设计任务与要求 1．用74系列数字器件设计一个频率计，该频率计测量频率小于10KHz，测量数据显示3秒以上，被测信号为幅值小于10V的脉冲或幅值小于10V的正弦交流电压。基本电路主要由放大整形电路、时基电路、闸门电路和逻辑控制电路组成。设计过程是运用EWB软件完成电路设计部分。 2．整形电路：将输入频率为周期的信号（如正弦波、三角波等）进行整形，使之成为矩形脉冲。 时基电路：作用是产生一个标准时间信号 (高电平持续时间为1s)。 闸门电路：闸门开通，被测脉冲信号通过闸门，计数器开始计数，直

  3. 所属分类：专业指导

    • 发布日期：2009-10-22
    • 文件大小：543kb
    • 提供者：qqqq784954642

  1. 基于FPGA的等精度频率计

  2. 显示部分 FPGA程序 论文 都有.希望能帮上忙.

  3. 所属分类：硬件开发

    • 发布日期：2010-05-09
    • 文件大小：301kb
    • 提供者：tln100

  1. 基于FPGA的数字频率计

  2. 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存和译码显示电路4部分。其中分频模块输出的闸门信号控制计数器的计数。计数模块由八个十进制计数器组成，测量范围0HZ~99MHZ，各计数器的输出的BCD码送译码变成十进进制数送LCD显示

  3. 所属分类：硬件开发

    • 发布日期：2010-07-30
    • 文件大小：320kb
    • 提供者：ltjliao

  1. 基于单片机的2.4G频率计设计

  2. 基于单片机的频率计设计，本资料是2.4G的频率计设计包括程序和仿真图以及protel文件。频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。

  3. 所属分类：C/C++

    • 发布日期：2011-04-14
    • 文件大小：185kb
    • 提供者：hxjiu2010

  1. 基于51的频率计（12648显示部分及其程序）

  2. 基于51的频率计（12648显示部分及其程序）

  3. 所属分类：C

    • 发布日期：2011-06-20
    • 文件大小：43kb
    • 提供者：dovehsy

  1. 基于51的频率计（12648显示硬件电路部分及其程序）

  2. 基于51的频率计（12648显示硬件电路部分及其程序）

  3. 所属分类：C

    • 发布日期：2011-06-20
    • 文件大小：33kb
    • 提供者：dovehsy

  1. 数字频率计的设计VHDL

  2. 设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计，频率测量范围为1Hz~50MHz，采用100MHz的基准时钟。刷新时间不大于2秒（最长2秒刷新一次频率显示）。功能示意框图如图3-1： 图3-1 数字频率计功能示意图 三、实验提示 本次实验要求设计一个数字频率计，对输入频率进行测量。根据实验的要求，频率测量的范围为1Hz~50MHz，跨度较大，考虑到若完全输出至少需要8位，位数较多，因此可考虑分档显示，用三到四位显示数值，一位显示档位。 本实验要实现一个数字频

  3. 所属分类：其它

    • 发布日期：2011-12-12
    • 文件大小：5kb
    • 提供者：wcdsd

  1. 基于单片cpu的lcd频率计设计

  2. 一：实验任务 基本要求： 1 用P1或P3口，产生一方波信号，频率为1000Hz，用LCD显示频率和周期 2 将输出信号输入到另一端口作频率计的信号输入端，测量此方波信号的频率、周期和脉宽，在另一LCD上将参数值显示出来。 3 设置一功能键，能将当前LCD上的信号值锁定 发挥部分： 1 通过键盘，可修改方波的频率。每按一次键，频率值进给或后退100Hz，频率范围100Hz～1500Hz 2 按键时，蜂鸣器发出提示音，表示按键有效 3 用图形方式显示输入波形 动态显示格式： 自定义

  3. 所属分类：C

    • 发布日期：2012-06-27
    • 文件大小：260kb
    • 提供者：wuxiajuan126

  1. 基于EDA的数字频率计系统设计

  2. 基于EDA的数字频率计系统设计 摘 要：本课题设计了一种具有多种功能和多种测量精度的数字频率计系统，采用VHDL硬件描述语言编程，并用FPGA实现。本设计选择以FPGA集成芯片为核心器件，以触发器和计数器为核心，由信号输入、放大、整形、计数、数据处理和数据显示等功能模块组成。因此，本课题的研究结合了FPGA控制、七段数码管字符显示和波形的整形放大等相关知识。设计平台为Altera公司的Quartus II 8.0软件，采用Altera公司的Cyclone系列FPGA实现。 本文详细介绍了数字频

  3. 所属分类：嵌入式

    • 发布日期：2012-08-06
    • 文件大小：1mb
    • 提供者：liupingtoday

  1. 我的频率计

  2. 基于FPGA verilog语言的数字频率计，可以测试1hz——10mhz的，没有接上显示部分，自己可以测试下

  3. 所属分类：电信

    • 发布日期：2012-11-30
    • 文件大小：603kb
    • 提供者：xywylr4977

  1. 等精度频率计的设计

  2. 关于等精度频率计的设计，用VDHL编程设计数字频率计,除单片机、被测信号的整形部分、键输入部分和数码显示部分以外,其余全部在一片FPGA芯片上实现

  3. 所属分类：系统集成

    • 发布日期：2013-04-21
    • 文件大小：442kb
    • 提供者：u010367791

  1. 单片机频率计

  2. 基于51单片机实现高精度的频率测量，用lcd1602实现显示部分，函电路图及程序。

  3. 所属分类：C#

    • 发布日期：2015-08-14
    • 文件大小：347kb
    • 提供者：ziyuelingfeng

  1. 基于51单片机频率计设计

  2. 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。频率计主要由四个部分构成:时基(T)电路、输入电路、计数显示电路以及控制电路。 频率，即是信号周期的倒数，也就是说，信号每单位时间完成周期的个数，一般取一秒为基本单位时间。

  3. 所属分类：C

    • 发布日期：2018-05-06
    • 文件大小：13mb
    • 提供者：as910669446

  1. 数字频率计报告.pdf

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。本文所设计数字频率计是用数字显示被测信号频率的仪器,它主要由四个部分组成:时基电路,计数电路,控制电路和显示电路。本数字频率计使用测频法，由时基电路提供时基信号，在高电平测量数据，低电平处理数据，通过控制电路，实现对计数器的译码锁存与清零作用,从而达到测频目的。数字电子技术基础课程设计 数器所得到的计数值,并且通过译码器译码完成后通过数码管显示出来。锁存完成之后再 向计数器

  3. 所属分类：硬件开发

    • 发布日期：2019-07-13
    • 文件大小：1mb
    • 提供者：qq_41616211

  1. 频率计的显示部分

  2. 频率计的显示部分原理图，欠缺输入的运放，施密特触发，以及定时部分

  3. 所属分类：硬件开发

    • 发布日期：2013-01-27
    • 文件大小：133kb
    • 提供者：zds9204

  1. 以单片机设计为核心的数字频率计

  2. 本设计就是用计数的方法，以单片机AT89C51为控制核心，充分利用其软硬件资源，设计并制作了频率计的计数、显示部分。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：224kb
    • 提供者：weixin_38657115

  1. EDA/PLD中的基于高速串行BCD码除法的数字频率计的设计

  2. 摘要：介绍了在PPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较，提出了高速串行BCD码除法的硬件算法，并将其应用在频率计设计中。 关键词：频率测量 周期测量 FPGA VHDL 状态机数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：89kb
    • 提供者：weixin_38702726
« 12 3 4 5 6 »