注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 6位数字频率计的设计原理及元件参考

  2. EDA课程设计比较详细的指导和原理及元件介绍……

  3. 所属分类：专业指导

    • 发布日期：2009-06-09
    • 文件大小：910kb
    • 提供者：dleprocope

  1. 基于51单片机的简易频率计

  2. 简易频率计课程设计 设计简单 理解容易 内有原理图 希望对你有所帮助！

  3. 所属分类：硬件开发

    • 发布日期：2009-12-06
    • 文件大小：384kb
    • 提供者：zuoshuai521

  1. 数字频率计并进行仿真实验

  2. 本设计可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等。用数码管显示频率计数值。 要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） ①设计一个频率计。要求用4位7段数码管显示待测频率，格式为0000Hz。 ②测量频率范围：10~9999Hz。 ③设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1S。 ④确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。

  3. 所属分类：嵌入式

    • 发布日期：2010-01-10
    • 文件大小：930kb
    • 提供者：yangmining

  1. 三位数字电容表说明书

  2. 课 程 设 计 任 务 书 课程设计题目 三位数电容表 功能 技术指标 设计一个电路简洁、精度高及测量范围宽的电容表，将待测电容的电容值显示到数码管，可显示 三位数字 工作量 适中 工作计划 3月8日 查资料，分析原理 3月9日 画原理图，列元器件表 3月11日 购买元器件 3月12日 安装电路 3月14日 电路调试 3月19日 结题验收 3月20日 撰写说明书 3月25日 交说明书并准备答辩 3月26日 答辩 指导教师评语 指导教师： 2010年3月 23日 目录 第1章 绪论 1 1.1设

  3. 所属分类：C

    • 发布日期：2010-04-13
    • 文件大小：550kb
    • 提供者：shijincan

  1. 数字电子技术课程设计---数字钟

  2. 数字电子技术课程设计---数字钟 绝对本人亲自设计（附有设计思路方案），实验结果完全符合要求！！电路原理相对网上其它同类电路简单，所用元件都是课本（阎石 第五版）上讲过的，电路由74ls160，一个555定时器，显示数码管以及与非门组成，学过数电的朋友基本都能看懂，因时间太紧，没来得及把仿真波形和插线效果记下来。但我想有了原理图一切都好办了！ 另附: 简易数字频率计 交通灯控制器 抢答器 (附有原理图) 这三个题目设计思路方案！

  3. 所属分类：交通

    • 发布日期：2010-06-12
    • 文件大小：851kb
    • 提供者：hailang2009ok

  1. 基于AT89S52单片机的课设报告

  2. 以AT89S52单片机为核心，设计一个数字频率计，输入频率范围为50HZ—50KHZ，利用数码管来显示出测得的信号频率值。内有完整的程序以及原理图，格式完全按照课程设计报告标准格式。

  3. 所属分类：硬件开发

    • 发布日期：2011-02-25
    • 文件大小：105kb
    • 提供者：panfeizai

  1. 基于单片机的数字频率计

  2. 本设计有包含全过程，原理图以及C语言代码。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-21
    • 文件大小：598kb
    • 提供者：fpga_cyclone

  1. 基于单片机的频率计课程设计

  2. 基于单片机的频率计课程设计，原理图目标任务都有。。。。

  3. 所属分类：嵌入式

    • 发布日期：2011-06-16
    • 文件大小：343kb
    • 提供者：p251684606

  1. 数字频率计课程设计 仿真设计

  2. 数字频率计的设计首先要设计好三个模块，再利用quartus软件编写verilog hdl语言，每个模块的设计都会碰到程序出错的问题，在一次次的仔细检查过后，最终实现了整个模块的顶层原理图设计。

  3. 所属分类：专业指导

    • 发布日期：2011-06-22
    • 文件大小：11kb
    • 提供者：zjf323132

  1. 数字逻辑电路设计

  2. 数字电路课程设计的报告，包括部分代码和截图 设计目的 学会应用数字方法设计电路 进一步提高maxplus2软件的应用能力 培养学生实践的综合实力 二、设计方案 用maxplus2软件设计多功能数字钟，采用层次化的设计方法，底层使用VHDL语言设计各模块的功能，然后使用画图方法设计顶层。 设计中包括计时，校时，整点闹铃，闹钟4大模块 计时模块：用VHDL语言设计24进制计时、60进制计分、60进制计秒模块，秒的进位为分的计数脉冲，分的进位为时的计数脉冲，按键MM选择六选一多路选择器动态输出，频率

  3. 所属分类：C/C++

    • 发布日期：2011-11-26
    • 文件大小：426kb
    • 提供者：j985674981

  1. EDA技术实验报告（多个实验）

  2. EDA技术课程期末实验汇总。内有全加器的设计、含异步清0和同步时钟使能的十进制计数器、秒表的设计，以及序列检测器、数字频率计的设计。并有详细的VHDL语言代码，结构原理图，波形仿真图。

  3. 所属分类：嵌入式

    • 发布日期：2012-10-24
    • 文件大小：636kb
    • 提供者：ning_dashuai

  1. 《EDA电路设计》课程结课论文备选题目

  2. 想 用程序输入方法设计一个带有异步复位和同步加载功能的十进制加法计数器。 2. 用程序输入方法设计一个16位二进制加法计数器。 3. 用原理图输入方法设计一个1位2进制全加器。 4. 用程序输入方法设计一个2选1多路选择器。 5. 用程序输入方法设计一个4选1多路选择器。 6. 用程序输入方法进行交通灯控制器设计。 7. 设计一个含有异步清零和计数使能的16位二进制加减可控计数器。 8. 用原理图输入方法设计一个2位10进制频率计。 9. 用程序输入方法设计一个8位2进制全加器。

  3. 所属分类：数据库

    • 发布日期：2012-12-04
    • 文件大小：27kb
    • 提供者：feng019738

  1. 四人抢答器课程设计报告

  2. 用面包板制作四人抢答器 四人智力竞赛抢答器 一、设计目的 1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。 2.熟悉数字集成电路的设计和使用方法。 二、设计任务与要求 1、设计任务 设计一台可供4名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。 2、设计要求 (1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。

  3. 所属分类：其它

    • 发布日期：2013-07-03
    • 文件大小：159kb
    • 提供者：u011287168

  1. 功率函数信号发生器

  2. 函数发生器一般是指能自动产生正弦波、三角波、方波及锯齿波等函数信号波形的电路或仪器。为了得到如上波形信号，可以首先采用RC文氏振荡电路产生一定频率的正弦波信号，然后再由其生成方波、三角波信号，最后对信号进行功率放大输出。信号频率可通过数字电路进行显示。 此电路包含课程设计报告 和基于 multsim10 的电路原理图。电路图可直接仿真，无需修改

  3. 所属分类：其它

    • 发布日期：2014-01-04
    • 文件大小：1mb
    • 提供者：u011579340

  1. SIMATIC 分布式 I/O ET 200iSP[手册].pdf

  2. SIMATIC 分布式 I/O ET 200iSP[手册]pdf,前言 本手册的用途 本于册中的信息可榘助用户通过RS485|S耦合器,将ET200SP分布式WO设备作为 PROFIBUS DP RS4851S上的DP从站进行操作。 需要的基本知识 本于册假定您具有自动化工程领域的基本知识。 还需要具备以下条件: 表格1 合格人员 操作 条件 安装ET200iP 基本技术培训 有关工作场所安全规则的知识 对ET200SP进行接线 电子工程的基本应用培训 相关的电工安全规则的知识 安装防爆电气设备

  3. 所属分类：其它

  1. 数字频率计报告.pdf

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。本文所设计数字频率计是用数字显示被测信号频率的仪器,它主要由四个部分组成:时基电路,计数电路,控制电路和显示电路。本数字频率计使用测频法，由时基电路提供时基信号，在高电平测量数据，低电平处理数据，通过控制电路，实现对计数器的译码锁存与清零作用,从而达到测频目的。数字电子技术基础课程设计 数器所得到的计数值,并且通过译码器译码完成后通过数码管显示出来。锁存完成之后再 向计数器

  3. 所属分类：硬件开发

    • 发布日期：2019-07-13
    • 文件大小：1mb
    • 提供者：qq_41616211

  1. 阵列信号处理试题及答案_国科大.pdf

  2. 本资源是国科大阵列信号处理课程考试的一套题，附有当时考生的个人完整答案总结在误差(协方差矩阵估计精度受样本数目的限制),会影响波束形成器的性能。随着 快拍数增加,波束形成器性能逐渐趋向于 波束形戊器。数据样本中不存在期 望信号时,要保证波束输出比最优情况下损失在以内,样本快拍数大约需 要大于2M。数据样本中期望信号越大,波束形成器的性能下降约严重。 如下图所示,假设M=2 泼束形成器加权向量为 WMVDR=a924,主要考虑以 下几种情况:只有空间白噪声时,Rx=1 波束形成器蜕化为常规波東形成

  3. 所属分类：讲义

    • 发布日期：2019-07-08
    • 文件大小：573kb
    • 提供者：cxk207017

  1. 2015-频谱分析仪设计报告汇编.pdf

  2. 2015年的大学生电子设计大赛题目-频谱分析仪设计报告-汇编，都是获得国赛一二等奖的作品E题80MHz~100MHz频谱分析仪 、任务 设计制作一个简易频谱仪。频谱仪的本振源用锁相环制作。频谱仪的基本结构图如图 E-1所示。 信号源输入一混频 滤波 显示 本振源 频率显示 图E-1频谱仪的基本结构图 要求 1.基本要求 制作一个基于锁相环的本振源: (1)频率范围90~110MHz; (2)频率步进100kHz; (3)输出电压幅度10~100mV,可调; (4)在整个频率范围内可自动扫描;扫描

  3. 所属分类：硬件开发

    • 发布日期：2019-07-01
    • 文件大小：12mb
    • 提供者：gxiangming

  1. EDA课程设计期末大作业——基于FPGA的数字频率计设计.rar

  2. 《基于FPGA的数字频率计设计》 本科时候的EDA课程期末大作业，内含完整报告，代码，PCB和原理图，压缩包是我完整提交给老师的部分。 *利用QuartusII开发软件，使用Verilog 程序编写。 频率计的核心测频模块采用了基于 FPGA 大规模可编程逻辑器件的 EDA 设计技术，依据自上而下的设计方法，将测频模块按照实现功能的不同划分成了多个子模块，用 Verilog 程序实现了每个子模块的功能，最后通过顶层设计文件中的元件例化语句将各个模块连接起来形成了测频模块的完整 Verilog

  3. 所属分类：专业指导

    • 发布日期：2020-06-05
    • 文件大小：28mb
    • 提供者：qq_34008220

  1. 频率计课程设计的原理图

  2. 频率计的课程设计原理图，自己设计的，通过电路板验证可以实现的

  3. 所属分类：专业指导

    • 发布日期：2010-12-12
    • 文件大小：620kb
    • 提供者：songjingyi0001