注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA技术分频器程序设计

  2. ⑴使用EDA实验箱上的2Hz脉冲，进行2分频（占空比为1：2），通过波形仿真和观测实验箱上输出指示模块中的OUT1红色LED（发光二极管）的亮灭时间来验证是否符合设计要求。 ⑵使用EDA实验箱上的10Hz脉冲，进行10分频（占空比为1：2），通过波形仿真和观测实验箱上输出指示模块中的OUT1红色LED的亮灭时间来验证是否符合设计要求。 ⑶使用EDA实验箱上的5Hz脉冲，进行5分频（占空比为2：5），通过波形仿真和观测实验箱上输出指示模块中的OUT1红色LED的亮灭时间来验证是否符合设计要求。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-25
    • 文件大小：813kb
    • 提供者：s617015380

  1. fpag实现0-40000任意分频的数字信号产生器

  2. 0-40000分频只取出了里面10个,具体的分频数可以自行设置,也可以增加减少分频间隔!

  3. 所属分类：硬件开发

    • 发布日期：2009-07-14
    • 文件大小：626kb
    • 提供者：smartzhou2008

  1. VHDL 描述的10分频

  2. VHDL 描述的10分频，经过简单修改可以实现其他的分频结构

  3. 所属分类：其它

    • 发布日期：2009-12-16
    • 文件大小：722byte
    • 提供者：dreamfisk

  1. 分频器 Verilog

  2. 代码 5.5分频 10.1分频 等

  3. 所属分类：专业指导

    • 发布日期：2010-05-25
    • 文件大小：3kb
    • 提供者：fengye061854

  1. vhdl 实现奇偶数分频,即任意整数分频

  2. vhdl 实现奇偶数分频,即任意分频。文件为用quartus ii 10.0 建立工程，使用modelsim仿真

  3. 所属分类：嵌入式

    • 发布日期：2011-08-04
    • 文件大小：666kb
    • 提供者：fuck_csnd

  1. 多级分频器图形设计实验报告

  2. 多级分频器图形设计 1． 功能要求：分频器输入频率为10 MHz,输出频率为1 Hz。 2． 分频器顶层图形文件设计、例化模块图形文件设计。 3． 仿真测试波形文件设计及功能验证。

  3. 所属分类：嵌入式

    • 发布日期：2011-12-22
    • 文件大小：352kb
    • 提供者：framon

  1. vhdl分频：一个时钟频率产生三个不同频率

  2. 对一基带频率进行10，2，100分频产生三个不同频率

  3. 所属分类：硬件开发

    • 发布日期：2012-03-26
    • 文件大小：1kb
    • 提供者：mzone2008

  1. div10.qp fVHDL语言 时钟10分频 EDA工程

  2. VHDL语言 时钟10分频 EDA工程 学习EDA课程或者参加集成电路大赛或电子设计竞赛可能会需要吧……

  3. 所属分类：其它

  1. 分频相干、形态指数技术在沁南东陷落柱解释中的应用

  2. 煤层气地层中的陷落柱不利于煤层气的保存,又易引起井壁垮塌,影响钻井工程质量,尤其是水平井。陷落柱的存在严重制约了煤层气开发效率,因此准确判断尤其重要。以沁南东三维区为例,根据陷落柱在地震剖面上的特征,优选了分频相干、形态指数、方差体等地震属性,准确地预测了该区陷落柱的平面分布规律。与常规地震剖面圈定的30个直径100~300m陷落柱相比,应用分频相干、形态指数、方差体等属性技术,圈定直径20~0m的陷落柱达40个,修正了陷落柱的大小及形态。本区的精细解释结果为井位部署,尤其是水平井位部署提供了技

  3. 所属分类：其它

    • 发布日期：2020-05-01
    • 文件大小：340kb
    • 提供者：weixin_38629130

  1. 占空比可变分频器.docx

  2. 用Verilog语言描述可变占空比分频器，输入频率自行定义。 通过控制信号Div（2位）选择，Div=00：原频率输出；Div=01：2分频输出；Div=10：3分频输出；Div=11：5分频输出； 使用PMW（2位）信号控制占空比，PMW=00：占空比1：1；PMW=01：占空比1：2；PMW=10：占空比2：1；PMW=11：占空比3：2。

  3. 所属分类：讲义

    • 发布日期：2019-09-13
    • 文件大小：14kb
    • 提供者：qq_45252469

  1. 小数分频VHDL代码.pdf

  2. 小数分频VHDL代码.pdf (145.33 KB, 下载次数: 249 )d arch 2:fdn,任意整数分频器(分步系数2--15,可自行修改代码増增加分频系数) library ieee use ieee std logic 1164.all use ieee std logic unsigned. all entity fdn is port lock in std log enable in std logic n of fd in std logic vector (3 downt

  3. 所属分类：专业指导

    • 发布日期：2019-09-04
    • 文件大小：145kb
    • 提供者：drjiachen

  1. 10~37 GHz CMOS四分频器的设计

  2. 先容一种超高速，宽分频范围的四分频器的设计。后仿真结果表明该四分频器的最高工作频率为37 GHz，当输进信号的幅度为300 mV时，分频范围为27 GHz。在电源电压为1．2 V，工作在37 GHz时，该电路的功耗小于30 mW。该四分频器可应用于光纤通讯和其他超高速电路。

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：175kb
    • 提供者：weixin_38663193

  1. 模拟技术中的USB3.0中五分频电路设计

  2. 摘要： 基于65 nm CMOS 工艺， 分别采用CML 电路和TSPC 电路设计并实现一种新型五分频电路， 适用于USB 3. 0物理层中时钟频率的五分频转换， 且输出占空比基本满足50%, 仿真结果表明采用CML 电路构建的分频器可稳定工作在8 GHz的输入时钟频率， 此时功耗为1. 9 mW, 采用T SPC 电路构建的分频器可稳定工作在10 GHz 输入时钟频率， 此时功耗为0. 2 mW, 2 种分频电路都满足USB 3. 0 规范要求， 完全达到预期目标。 　　0 引言 　　US

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：433kb
    • 提供者：weixin_38607554

  1. RFID技术中的CMOS分频电路的设计

  2. 摘要：本文讨论了用于高速串行收发系统接收端的时钟分频电路的设计。通过对扭环计数器工作原理的分析,提出了一种基于类扭环计数器的分频电路,该电路可以模式可选的实现奇数和偶数分频,并达到相应的占空比。所设计电路在SMIC 0.18um CMOS工艺下采用Cadence公司的Spectre进行了仿真,结果显示电路可对1.25GHz时钟完成相应分频。 　　1 引言 　　目前，在高速串行数据传输系统中，传送的数据大多采用8B/10B 编码方案编码成自同 步的数据流，因此在接收端为了进行8B/10B 解码

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：222kb
    • 提供者：weixin_38550722

  1. 电子测量中的10~37 GHz CMOS四分频器的设计

  2. 1 引言 　　随着通信技术的迅猛发展，人们对通信系统中单元电路的研究也越来越多。而分频器广泛应用于光纤通信和射频通信系统中，因此，高速分频器的研究也日益受到关注。分频器按实现方式可分为模拟和数字两种。模拟分频器可由注入锁定等结构实现，一般具有工作频率高、功耗低等优点，但是分频范围较小，芯片面积较大。数字分频器基于触发器结构，一般分频范围较宽，芯片面积较小，但相对于模拟分频器其工作频率较低，功耗较大。这里采用UMC 0．13 um的CMOS工艺(其特征频率fT约100 GHz)，在电源电压为1．

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：187kb
    • 提供者：weixin_38562085

  1. EDA/PLD中的CoolRunner-II器件的使用时钟分频器

  2. CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块，该模块具有两个控制输入脚，即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚)；两个延迟控制位用于设置当复位信号撤销后，是否需要延迟后输出分频信号。时钟分频系数η为2、 4、 6、 8、 10、 12、 14和16。　　ISE 10设计工具中的XST综合工具可以自动地推论以下分频模块库。　　（1）CLK_DIVn：不带复位和延迟控制的分频器（η为2、4、6、8、10、12、14和16）。　

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：30kb
    • 提供者：weixin_38659812

  1. 一种简单高效的漏波天线分析设计的有限差分频域方法

  2. 用于周期结构分析的有限差分频域方法将导致大规模的非对称广义特征值问题，尤其是在分析开放周期结构时。本文由于大范围的稀疏矩阵而大大简化了该方法。必须通过一些现有的代码（例如，matlab代码）来实现该技术和必须用于显着减少存储器需求并提高仿真速度的移位和反转Arnoldi技术。 此外，该方法的差分方程比以前的方法简单得多，因为不必消除纵向场分量就可以将广义特征值问题近似转换为标准特征值问题。 结果，这里提出的方法对于泄漏波天线的分析是相当简单和有效的，因为泄漏波天线可以看作是从导波结构直接进行几何

  3. 所属分类：其它

    • 发布日期：2021-03-10
    • 文件大小：228kb
    • 提供者：weixin_38677505

  1. 光电混合的光时钟分频/倍频器

  2. 提出并分析验证了一种光电混合结构的光时钟分频/倍频器系统，该系统通过光电转换后的反馈调制来实现光时钟信号的分频/倍频操作。分频过程类似于D触发器的输出信号反馈控制输入端信号的原理；在不更换器件的情况下，简单改变反馈顺序，还可以实现光时钟信号的倍频。从时/频域的角度分别讨论了分频/倍频的原理，在实验上验证了所提方案的可行性，从一路10 GHz的光时钟信号出发分别得到了5 GHz的光、电分频时钟信号和20 GHz的光时钟倍频信号。该系统结构简单，性能稳定，对光信号的波长透明且无需光、电滤波，并同时具

  3. 所属分类：其它

  1. 啁啾光纤光栅法布里-珀罗传感器波分频分复用

  2. 实现了一种具有大容量复用潜力的啁啾光纤光栅(CFBG)法布里-珀罗(F-P)传感器复用系统。该传感器复用系统的建立基于波分频分复用方法,即中心波长相同的传感器利用腔长不同空间频率不同来实现空间频分的复用,采用不同中心波长的传感器阵列与频分复用方法相结合就可实现波分频分复用。描述了该光纤光栅法布里-珀罗传感器复用系统的结构、原理及应变实验结果。实验结果表明,该方法可以大大地提高光纤光栅法布里-珀罗应变传感器的复用能力,理论上可复用数百个光纤光栅法布里-珀罗应变传感器;实验中应变测量精度好于±10

  3. 所属分类：其它

    • 发布日期：2021-02-11
    • 文件大小：771kb
    • 提供者：weixin_38654415

  1. 10~37 GHz CMOS四分频器的设计

  2. 1 引言 　　随着通信技术的迅猛发展，人们对通信系统中单元电路的研究也越来越多。而分频器广泛应用于光纤通信和射频通信系统中，因此，高速分频器的研究也日益受到关注。分频器按实现方式可分为模拟和数字两种。模拟分频器可由注入锁定等结构实现，一般具有工作频率高、功耗低等优点，但是分频范围较小，芯片面积较大。数字分频器基于触发器结构，一般分频范围较宽，芯片面积较小，但相对于模拟分频器其工作频率较低，功耗较大。这里采用UMC 0．13 um的CMOS工艺(其特征频率fT约100 GHz)，在电源电压为1．

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：261kb
    • 提供者：weixin_38653878
« 12 3 4 5 6 7 8 9 10 ... 34 »