注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8mb
    • 提供者：zt839486421

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8mb
    • 提供者：sundyqt

  1. ASIC（分频） 源程序代码

  2. ASIC（分频） 源程序代码 保证值两分，不让你后悔

  3. 所属分类：软件测试

    • 发布日期：2011-04-28
    • 文件大小：386kb
    • 提供者：wgm790254461

  1. fpga时钟树介绍

  2. 和基于ASIC（专用集成电路）的时钟电路相比，基于FPGA（现场可编程门阵列）的时钟电路有其自身的特点。FPGA一般提供其专用时钟资源搭建时钟电路，相应的综合工具也能够自动使用这些资源，但是针对于门控时钟和时钟分频电路，如果直接使用综合工具自动处理的结果，会造成较大的时钟偏差。通过合理使用DCM（数字时钟管理单元）和BUFGMUX（全局时钟选择缓冲器）等FPGA的特殊资源，手动搭建时钟电路，可以尽可能地减少时钟偏差对电路时序的影响。

  3. 所属分类：其它

    • 发布日期：2012-06-03
    • 文件大小：158kb
    • 提供者：wide_road

  1. 基于EDA的数字频率计系统设计

  2. 基于EDA的数字频率计系统设计 摘 要：本课题设计了一种具有多种功能和多种测量精度的数字频率计系统，采用VHDL硬件描述语言编程，并用FPGA实现。本设计选择以FPGA集成芯片为核心器件，以触发器和计数器为核心，由信号输入、放大、整形、计数、数据处理和数据显示等功能模块组成。因此，本课题的研究结合了FPGA控制、七段数码管字符显示和波形的整形放大等相关知识。设计平台为Altera公司的Quartus II 8.0软件，采用Altera公司的Cyclone系列FPGA实现。 本文详细介绍了数字频

  3. 所属分类：嵌入式

    • 发布日期：2012-08-06
    • 文件大小：1mb
    • 提供者：liupingtoday

  1. （熟读专家系列）《ModelSim电子系统分析及仿真》

  2. 《ModelSim电子系统分析及仿真》主要内容简介：ModelSim是优秀的HDL仿真软件之一，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。《ModelSim电子系统分析及仿真》以ModelSim 6.1f版软件为例，由浅入深、循序渐进地

  3. 所属分类：硬件开发

    • 发布日期：2013-08-15
    • 文件大小：46mb
    • 提供者：u011708448

  1. fpga 分频器

  2. FPGA分频器，设计PGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制

  3. 所属分类：其它

    • 发布日期：2018-12-26
    • 文件大小：27kb
    • 提供者：sinat_40677161

  1. HawaiiBiosReader

  2. 本次改造条件和思路： 1.MSI 290X Lightning默认offset +63mv（打开AB能看到的默认加压），max VDDC 1.256v，VDDCI 1.000v，CoreTDP238W，TDA230A 2.在默认状态下，闪电超到1100/6100没有问题，和迪兰Devil390X，MSI 390X Gaming同频，基本盘达到 3.我这张卡ASIC 76.0%，默认到1150微花，+100mv就没问题了，1150/6400稳如狗 4.尽量增加这个offset值，让他接近+100

  3. 所属分类：编解码

    • 发布日期：2019-05-05
    • 文件大小：96kb
    • 提供者：liusender

  1. FPGA面试基础知识点.docx

  2. 1. 2 2. 什么是同步逻辑和异步逻辑？ 2 3. 同步电路和异步电路的区别： 2 4. 时序设计的实质： 2 5. 建立时间与保持时间的概念？ 2 6. 为什么触发器要满足建立时间和保持时间？ 2 7. 什么是亚稳态？为什么两级触发器可以防止亚稳态传播？ 2 8. 系统最高速度计算（最快时钟频率）和流水线设计思想： 2 9. 同步复位和异步复位的有何区别？ 3 10. 写出一段代码，用来消除亚稳态。 3 11. 写出一段代码，对时钟进行3分频。 4 12. 设计一个gl

  3. 所属分类：硬件开发

    • 发布日期：2020-01-02
    • 文件大小：414kb
    • 提供者：zzqwater

  1. 模拟技术中的浅谈PCM串行数据流同步时钟提取设计方案

  2. 为了产生语音调度系统中数据接收端异步接收PCM30/32路一次群串行数提流所需同步时钟的目的，采用以分频计数器为基础模块，辅以相位校正和误校正处理模块从已知速率PCM数据流中提取同步时钟信号的方法，利用可编程逻辑器件和Verilog HDL硬件描述语言对该方法进行实现和仿真验证。结果表明该方法能够有效地利用已有串行数据流产生具备合适相位的同步采样时钟信号。 　　O 引言 　　在各种基于PCM30/32路一次群系统、能够接入公共电话通信网的专用汇接调度设备中，目前广泛采用的设计方式为利用MCU控制

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：228kb
    • 提供者：weixin_38710781

  1. FPGA——pll锁相环配置及调用（基础篇）

  2. IP（Intellectual Property）即知识产权。美国 Dataquest 咨询公司将半导体产业的 IP 定 义为“用于 ASIC 或 FPGA 中的预先设计好的电路功能模块”。简而言之，这里的 IP 即电 路功能模块。 IP 核在数字电路中常用于比较复杂的功能模块（如 FIFO、 RAM、 FIR 滤波 器、 SDRAM 控制器、 PCIE 接口等）设计成参数可修改的模块，让其他用户可以直接调用 这些模块。随着设计规模增大，复杂度提高，使用 IP 核可以提高开发效率，减少设计和调

  3. 所属分类：深度学习

  1. ASIC-Implementation-UART：本文介绍了用于串行通信的UART模块的设计，该模块用于短距离，低速以及计算机与外围设备之间的数据交换。 UART主要包含发送器，接收器和波特率发生器。 波特率发生器为UART产生时钟。 通过

  2. ASIC实现UART 本文介绍了用于串行通信的UART模块的设计，该模块用于短距离，低速和计算机与外围设备之间的数据交换。 UART主要包含发送器，接收器和波特率发生器。 波特率发生器为UART产生时钟。 通过使用系统时钟的分频因子，我们可以实现所需的波特率。 如果增加波特率，串行数据传输的速度将提高。 随着分频系数的降低，波特率增加。 在本文中，我们将系统时钟频率设置为50MHz，传输每个数据位的时间为23.75ns，波特率为42.1 Mbps（分频系数为32）。 由于波特率的增加，传输数据

  3. 所属分类：其它

  1. 浅谈PCM串行数据流同步时钟提取设计方案

  2. 为了产生语音调度系统中数据接收端异步接收PCM30/32路群串行数提流所需同步时钟的目的，采用以分频计数器为基础模块，辅以相位校正和误校正处理模块从已知速率PCM数据流中提取同步时钟信号的方法，利用可编程逻辑器件和Verilog HDL硬件描述语言对该方法进行实现和仿真验证。结果表明该方法能够有效地利用已有串行数据流产生具备合适相位的同步采样时钟信号。 　　O 引言 　　在各种基于PCM30/32路群系统、能够接入公共电话通信网的专用汇接调度设备中，目前广泛采用的设计方式为利用MCU控制多种专用

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：228kb
    • 提供者：weixin_38595356