注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DDR DDR2 DDR3设计总结指导手册

  2. DDR DDR2 DDR3 Layout 详细 总结 经验

  3. 所属分类：硬件开发

    • 发布日期：2016-10-27
    • 文件大小：11534336
    • 提供者：eydwyz

  1. DDR2 Controller

  2. DDR2 Controller

  3. 所属分类：硬件开发

    • 发布日期：2016-11-21
    • 文件大小：311296
    • 提供者：holyjw

  1. DDR2 SPD SPEC规格书

  2. DDR2 SPD SPEC规格书

  3. 所属分类：硬件开发

    • 发布日期：2016-12-06
    • 文件大小：147456
    • 提供者：u011137631

  1. Nexys 4 DDR开发板的DDR2 IP核引脚约束文件

  2. Nexys 4 DDR开发板的DDR2 IP核的引脚约束文件（在例化DDR2 IP核的时候需要用到）。

  3. 所属分类：硬件开发

    • 发布日期：2017-01-04
    • 文件大小：6144
    • 提供者：qq_20091945

  1. DDR2控制和FPGA实现.pdf

  2. DDR2和FPGA

  3. 所属分类：硬件开发

    • 发布日期：2017-05-10
    • 文件大小：3145728
    • 提供者：m0_37713895

  1. 3D-plus 6G DDR2手册简易版

  2. 3D的DDR2封装等信息概述

  3. 所属分类：其它

    • 发布日期：2017-06-19
    • 文件大小：296960
    • 提供者：cicipig1984

  1. DDR2中文资料

  2. DDR2中文手册

  3. 所属分类：硬件开发

    • 发布日期：2017-06-30
    • 文件大小：2097152
    • 提供者：qq_29089543

  1. DDR2-PCB LAYOUT布线及设计规

  2. DDR2-PCB LAYOUT布线及设计规

  3. 所属分类：硬件开发

    • 发布日期：2017-07-27
    • 文件大小：869376
    • 提供者：wby218

  1. DDR2-SDRAM操作时序

  2. 对DDR2 SDRAM的访问是基于突发模式的; 读写时，选定一个起始地址，并按照事先编程设定的突发长度（4或8）和突发顺序来依次读写.访问操作开始 一个激活命令, 后面紧跟的就是读或者写命令。和激活命令同步送达的地址位包含了所要存取的簇和行(BA0, BA1 选定簇; A0-A13 选定行). 和读或写命令 同步送达的地址位包含了突发存取的起始列地址，并决定是否发布自动预充电命令。 在进行常用的操作之前, 要先对DDR2 SDRAM 进行初始化. 下面的几小节介绍初始化的详细信息，寄存器的定义

  3. 所属分类：C

    • 发布日期：2017-09-07
    • 文件大小：2097152
    • 提供者：wuyang1982

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 本文章主要涉及到对 DDR2 和 DDR3 在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些 是具有相当大的挑战性的。文章重点是讨论在尽可能少的 PCB 层数，特别是 4 层板的情况下的相关技术，其中一些设 计方法在以前已经成熟的使用过

  3. 所属分类：硬件开发

    • 发布日期：2017-09-19
    • 文件大小：1048576
    • 提供者：u010285122

  1. DDR2 model and testbench

  2. DDR2 model and testbench， Micron DDR2 die； File Descr iptions: ------------------ ddr2.v -ddr2 model ddr2_mcp.v -structural wrapper for ddr2 - multi-chip package model ddr2_module.v -structural wrapper for ddr2 - module model ddr2_para meters.vh -fi

  3. 所属分类：硬件开发

    • 发布日期：2017-10-17
    • 文件大小：36864
    • 提供者：snail_new

  1. DDR2 SDRAM操作时序规范 三星中文资料

  2. DDR2 SDRAM 操作时序规范 三星的中文文档。可参考英文打他sheet一起看

  3. 所属分类：硬件开发

    • 发布日期：2017-11-14
    • 文件大小：1048576
    • 提供者：qtfengsheng

  1. DDR2 SDRAM控制器的设计与验证

  2. DDR2C主要是为了隐藏复杂的DDR．2操作时序， 从而使设计的模块仅需要通过一组简单的控制接口就能实现对DDR2 SDRAM的 访问。

  3. 所属分类：硬件开发

    • 发布日期：2018-01-06
    • 文件大小：2097152
    • 提供者：drjiachen

  1. 基于DDR2的FIFO设计

  2. MIG2.0是Xilinx内嵌在ISE中用来生成各种IP核的软件工具，可以用它来直接生成DDR2控制器设计模块，模块包含可自由修改的HDL源代码和约束文件。用户可以在MIG的GUI图形界面根据所选的存储器件选择对应模板、总线宽度和速度级别，并设置CAS延迟、突发长度、引脚分配等关键参数。如果所选器件与MIG所列模板不相符，可在代码生成后灵活修改这些代码。 DDR2 SDRAM控制器参考设计主要包含四个模块：Infrastructure module(基础模块)、Data_Path module

  3. 所属分类：硬件开发

    • 发布日期：2018-01-10
    • 文件大小：1048576
    • 提供者：drjiachen

  1. DDR2内存规范详细说明

  2. DDR2 内存规范，时序逻辑等，内存颗粒封装

  3. 所属分类：专业指导

    • 发布日期：2008-12-18
    • 文件大小：2097152
    • 提供者：liyongdabetal

  1. DDR2 SDRAM 操作时序规范 中文版

  2. DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。

  3. 所属分类：专业指导

    • 发布日期：2009-03-04
    • 文件大小：2097152
    • 提供者：xie24

  1. 手把手教你如何在未开箱前避免买到DDR2的机器

  2. 手把手教你如何在未开箱前避免买到DDR2的机器

  3. 所属分类：专业指导

    • 发布日期：2009-03-08
    • 文件大小：119808
    • 提供者：chubelieve

  1. DDR2 DDR3内存Taiphoon读取的SPD信息

  2. Taiphoon读取的近百种内存的SPD信息，DDR2 DDR3 都有，512M 1G 2G 4G的都有，还有很多内存没读取，有需要的我可以再提取

  3. 所属分类：专业指导

    • 发布日期：2018-05-27
    • 文件大小：30720
    • 提供者：wangshh_521

  1. micron ddr2 MT47H系列数据手册

  2. micro MT47H32M16、MT47H64M8、MT47H128M4，512Mb: x4, x8, x16 DDR2 SDRAM Features

  3. 所属分类：硬件开发

    • 发布日期：2018-06-17
    • 文件大小：9437184
    • 提供者：qq_34416078

  1. DDR2-SDRAM操作时序规范

  2. DDR2-SDRAM操作时序规范 三星的一款ddr 手册翻译 可以参考一下

  3. 所属分类：其它

    • 发布日期：2018-07-31
    • 文件大小：2097152
    • 提供者：denhui8
« 1 2 ... 5 6 7 8 9 1011 12 13 14 15 ... 50 »