点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - DDR2
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
Virtex-5 器件中的高性能 DDR2 SDRAM 接口
Virtex-5 器件中的高性能 DDR2 SDRAM 接口,如果你现在在研究DDR2的IP实现方法,这会是一个不错的参考,包括完整的上电初始化过程描述,命令配置字的描述,DDR2状态机的描述
所属分类:
硬件开发
发布日期:2008-09-01
文件大小:602112
提供者:
NewKin01
C6455的edma,pll,ddr2定时器合起来测试工程
测试定时器中断,用EDMA3搬数据到DDR2
所属分类:
硬件开发
发布日期:2013-03-27
文件大小:1048576
提供者:
pigswim
DDR2中文资料
关于DDR2的中文资料介绍,对于英文不是很好的同事有帮助
所属分类:
其它
发布日期:2013-04-03
文件大小:2097152
提供者:
zyjmmm2012
usb3.0 and ddr2 and fpga sch
usb3.0 ddr2 fpga cyusb3014 ep3c40.开发板上的原理图,USB3.0硬件设计必备参考。
所属分类:
硬件开发
发布日期:2013-04-09
文件大小:108544
提供者:
weiigood
针对DDR2-800和DDR3的PCB信号完整性设计
针对DDR2-800和DDR3的PCB信号完整性设计
所属分类:
其它
发布日期:2013-04-23
文件大小:1048576
提供者:
sunghui
DDR2的FPGA仿真
DDR2的仿真代码及其模型,包括仿真测试文件、测试波形
所属分类:
硬件开发
发布日期:2013-04-24
文件大小:9216
提供者:
feihu612
DDR2 SDRAM硬件设计中需要注意地方
介绍了DDR2布线的一般准则和布线的一般要求,对开始涉及高速板子的学习者指明方向
所属分类:
硬件开发
发布日期:2013-04-25
文件大小:21504
提供者:
xsx1990xsx
DDR2 内存 引脚定义
DDR2 内存 引脚定义 如何使用DDR2 SDRAM
所属分类:
硬件开发
发布日期:2013-05-18
文件大小:215040
提供者:
hmanhcc
基于DDR2的DSO大容量存储研究
本论文通过高性能 FPGA 以及 DDR2 SDRAM 存储器实现了高速海量的数据 采集存储方案并可以应用在 2GSPS 高速数据采样率的数字存储示波器中
所属分类:
其它
发布日期:2013-05-27
文件大小:1048576
提供者:
u010855482
DDR2中文资料
ddr2 中文翻译资料,介绍全面,想学习的可以下载
所属分类:
硬件开发
发布日期:2013-05-30
文件大小:2097152
提供者:
koutengqiang
DDR2调试记录
MIG控制器 控制DDR2的调试记录,方便学习者使用
所属分类:
其它
发布日期:2013-06-01
文件大小:614400
提供者:
wujingan870316
DDR2的PCB布线规则
DDR2的PCB布线规则,综合个人对DDR2的PCB布线规则的理解,希望对初学者有帮助。
所属分类:
硬件开发
发布日期:2013-06-18
文件大小:801792
提供者:
shixiaoqiang520
altera FPGA DDR2管脚配置
详细说明基于altera 的FPGA的DDR2管脚配置流程。
所属分类:
硬件开发
发布日期:2013-08-05
文件大小:812032
提供者:
lieying116
1G DDR2 667 三星原装本条双面8颗SPD
1G DDR2 667 三星原装本条双面8颗SPD
所属分类:
其它
发布日期:2013-08-24
文件大小:245
提供者:
u011808885
512M DDR2 667 现代原装本条双面8颗SPD
512M DDR2 667 现代原装本条双面8颗SPD
所属分类:
其它
发布日期:2013-08-24
文件大小:237
提供者:
u011808885
DDR2控制器IP的设计与FPGA实现
介绍了DDR2与FPGA相连接时,怎么使用IP核来实现其操作。
所属分类:
硬件开发
发布日期:2013-09-01
文件大小:15728640
提供者:
caiyanhuicanghaiyisu
DDR2 SDRAM
1Gb: x4, x8, x16 DDR2 SDRAM MT47H256M4 – 32 Meg x 4 x 8 banks MT47H128M8 – 16 Meg x 8 x 8 banks MT47H64M16 – 8 Meg x 16 x 8 banks
所属分类:
硬件开发
发布日期:2013-09-23
文件大小:9437184
提供者:
yunwu177
DDR2 SDRAM控制器的设计及FPGA验证
DDR2 SDRAM控制器的设计及FPGA验证
所属分类:
嵌入式
发布日期:2013-09-24
文件大小:453632
提供者:
zhuiqiu111
使用Thaiphoon更改DDR2内存条SPD信息超频教程
使用Thaiphoon更改DDR2内存条SPD信息超频教程
所属分类:
互联网
发布日期:2013-10-08
文件大小:487424
提供者:
shin6927
ddr2控制器
利用verilog编写的ddr2控制器,在spartan6板子上得以验证,成功实现了FPGA与DDR2的通信
所属分类:
硬件开发
发布日期:2013-10-22
文件大小:1048576
提供者:
imba6450
«
1
2
3
4
5
6
7
8
9
10
11
12
...
50
»