注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DRAM刷新方式

  2. 英文资料，介绍了DRAM的一些常见的刷新方式。

  3. 所属分类：Java

    • 发布日期：2008-03-03
    • 文件大小：80kb
    • 提供者：sxhys

  1. 计算机专业考研考试重点

  2. 一、数据结构部分 考点1. 算法复杂度分析问题：能够给出特定算法用大O表示的时间或空间复杂度 考点2. 线性表的存储结构对比问题：链式存储和顺序存储的优缺点对比，各使用于那种应用场合 考点3. 树、二叉树和森林的相互转换问题：树二叉树森林之间的转换问题，注意树的左孩子右兄弟表示法 考点4. 二叉树的构造与遍历问题：给定二叉树，能给出相应的前中后序遍历序列；给定一个中序遍历序列，再给出一个前序或后序遍历序列，构造出二叉树 考点5. Huffman树的构造与Huffman编码：节点的权值，根到叶子

  3. 所属分类：其它

    • 发布日期：2010-10-26
    • 文件大小：3kb
    • 提供者：lslking2008

  1. DDRSDRAM控制器的设计及FPGA实现

  2. 随着各种处理器工作频率的加快,存储器的读写速度以及外围控制电路的性能也就愈加成为直接制 约系统性能的瓶颈。而SDRAM是一种在外部同步时钟控制下完成数据读写的存储器,和一般的DRAM 一样, SDRAM需要周期性的刷新操作,访问前必须先给出行列地址。其输入信号都用系统时钟的上升沿 锁存,使器件可以与系统时钟完全同步操作而不需要握手逻辑。它内嵌了一个同步控制逻辑以支持突发 方式进行的连续读写访问,能够达到比传统异步DRAM快数倍的存取速度。而且只要给出首地址就可 以对一个存储块访问,不需要系统产

  3. 所属分类：嵌入式

    • 发布日期：2011-03-24
    • 文件大小：779kb
    • 提供者：victor116

  1. DRAM的刷新

  2. DRAM的刷新。集中式刷新、分散式刷新和异步式刷新。

  3. 所属分类：讲义

    • 发布日期：2015-01-26
    • 文件大小：27kb
    • 提供者：wangtiankuo

  1. dram和sdram的区别

  2. SDRAM芯片的预充电与刷新操作;内存双通道原理全面剖析;之所以称为DRAM，就是因为它要不断进行刷新（Refresh）才能保留住数据，因此它是DRAM最重要的操作。

  3. 所属分类：嵌入式

    • 发布日期：2008-12-28
    • 文件大小：1mb
    • 提供者：ailantian2

  1. 吉林大学软件学院卓班计算机组成原理第一次作业

  2. 【摘要】随着摩尔定律的发展，DRAM密度越来越大，目前已发展到千兆比特级别，其刷新周期并没有改善，单位时间内需要刷新的存储单元数越来越多，从而使刷新带来的性能和功耗开销越来越严重．刷新问题目前得到了工业界和学术界的广泛关注．为了研究目前DRAM的刷新方式和开销，工业界已经实现了一些改进；工业界和学术界提出的众多优化方法可以总结为“减轻刷新操作对访存的阻塞”和“减少不必要的刷新操作”两大类。

  3. 所属分类：硬件开发

    • 发布日期：2019-10-21
    • 文件大小：859kb
    • 提供者：sjzdwk

  1. 大容量DRAM的刷新开销问题及优化技术综述.pdf

  2. 大容量DRAM的刷新开销问题及优化技术综述.pdf

  3. 所属分类：硬件开发

  1. 嵌入式系统/ARM技术中的英特尔至强处理器 C5500/C3500系列的平台介绍

  2. 平台概述 　　英特尔? 至强? 处理器 C5500/C3500 系列通过英特尔? 代号为 Nehalem 的微架构提供世界领先的性能。该系列处理器将 I/O集成到处理器中，从而降低了功率并提高了每瓦性能，这是英特尔至强处理器技术的重大突破。 　　以前通常位于 I/O 控制中心的 PCI Express*通道，现已集成到处理器中，无需再使用单独的 I/O 控制中心芯片。这样，既减少了芯片总数，又节省了系统总功耗，使该平台非常适用于对散热和空间受限的应用。这些处理器还采用非透明桥接 （non-tr

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：285kb
    • 提供者：weixin_38512659

  1. 显示/光电技术中的图像控制器程序代码

  2. S1D13506的软件初始化配置各种寄存器和编写颜色表（Look Up Table，LUT）。下面详细给出SlDl3506的初始化步骤，该初始化配置S1Dl3506控制LCD在640×480分辨率、78Hz的刷新率、16位数据接口、256色8bpp、40MElz时钟输入、外接50ns的EDO－DRAM，32ms刷新时钟模式下工作。 　　（1）设置寄存器01h为0x00；使能内存／寄存器选择位；设置寄存器01FCh＝0x00；禁止显示输出。 　　（2）设置寄存器04h和08h为0x00；设置G

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：904kb
    • 提供者：weixin_38610682

  1. DRAM模块原理

  2. DRAM 的英文全称是"Dynamic RAM"，翻译成中文就是"动态随机存储器"。。DRAM 只能将数据保持很短的时间。为了保持数据，DRAM 必须隔一段时间刷新（refresh）一次。如果存储单元没有被刷新，数据就会丢失。 DRAM用于通常的数据存取。我们常说内存有多大，主要是指DRAM的容量。 　　所有的DRAM基本单位都是由一个晶体管和一个电容器组成。请看下图： 　　上图只是DRAM一个基本单位的结构示意图：电容器的状态决定了这个DRAM单位的逻辑状态是1还是0，但是电容的被

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：81kb
    • 提供者：weixin_38589150

  1. 温度自适应性DRAM刷新时钟电路

  2. 0 引 言 　　动态存储器中的数据以电荷形式存储在电容中，因为MOS晶体管漏电，电荷会逐渐漏失，最终造成数据丢失。所以，动态存储器就需要不断对数据进行刷新，补充电荷。由于漏电流的大小受温度影响较大，导致电荷在存储器电容中的保持时间随着温度改变而改变。传统的刷新电路产生刷新信号的时钟周期是预先设计好的，固定不变，无法根据温度的变化自己调节周期，因此，传统的刷新电路设计的刷新时钟是基于高温的情况，刷新频率很快，这样就使得常温的时候刷新比较频繁，消耗大量功耗。 　　本文提出一种具有温度自适应的刷新

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：234kb
    • 提供者：weixin_38715094

  1. 异步SRAM的信号

  2. 异步SRAM是128K×8位结构的1M位SRAM，我们以CY62l28为例进行说明。引脚配置如图所示，这是非常标准的配置，在其他生产商的许多产品中都能见到这种配置。在自制的SRAM主板上就使用了现成的ISSI引脚兼容产品。 　　图 CY62128的引脚配置 　　异步SRAM的各个引脚所表示的意思如下所述。各个控制输人与操作状态的关系如表所示。 　　表 SRAM的控制输入与操作 　　1.  A0～A16（地址） 　　用于指定希望访问的地址。由于是以128K×8位的结构作为对象的，所

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：144kb
    • 提供者：weixin_38624183

  1. DRAM的自刷新

  2. 这是为适应低功耗等需求而设计的模式。由于DRAM的刷新电路一般都设计在外部，因而即使在待机状态下，为了进行刷新操作也需要运行DRAM控制器电路。 　　对此，在DRAM内部嵌人刷新计时器以及刷新地址生成电路，使DRAM自身可以自动地进行刷新操作，这就是自刷新操作。  　　自刷新的操作如图所示。最初与CAS先于RAS有效刷新操作相同，但如果将RAS及CAS保持有效状态持续100μs后，DRAM内部的自刷新电路开始运行，然后自动进行刷新操作。如果RAS及OAS无效而开始存取操作，则自刷新操作停止，恢复

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：60kb
    • 提供者：weixin_38522795

  1. DRAM的隐藏刷新

  2. 一般地，DRAM控制器内部都设计成在一定周期内要请求DRAM刷新操作，协调该请求与来自主机（一般为CPU）的访问，然后进行DRAM刷新操作或者存取操作。简单的如图1所示。 　　图1 DRAM控制器的内部框图示例 　　因为对DRAM的访问是互斥的，所以如果在刷新过程中存在来自主机的访问，那么保持该访问请求直到刷新操作结束，这样，越增加存储器访问频率，刷新操作与来自主机的访问之间冲突发生的概率就越高，导致的结果就是性能下降。隐藏刷新操作就是为抑制这种性能下降而设计的一种刷新方法。  　　隐藏

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：98kb
    • 提供者：weixin_38723236

  1. DRAM的CAS先于RAS有效刷新

  2. 在惟RAS有效刷新的操作中，DRAM控制器必须知道个别的DRAM具有多少刷新地址，这是非常不方便的，因雨又设计了CAS先于RAS有效刷新的方法。该方法在DRAM内部内置刷新地址的发生电路，由DRAM控制器来指示开始刷新操作。 　　在普通的存取操作中，是按照RAS先有效、OAS再有效的顺序进行的。改变这种顺序，通过CAS先有效、RAS再有效的顺序，指示刷新操作Q如图所示，改变RAS／CAS的顺序需要切换电路，但刷新地址是在DRAM内部自动生成的，外部不需要准各用于刷新地址的计数器，也不需要地址的多

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：65kb
    • 提供者：weixin_38748210

  1. DRAM的惟RAS有效刷新

  2. 正如在DRAM的存取操作中所说明的，如果进行DRAM的读操作，则因为读出放大器的输出被返回到电容器，所以可兼容刷新操作。但是，如果只考虑刷新操作，那么就不需要赋予列地址读出数据，因此，不赋予列地址，只赋予行地址的方法就是惟RAS有效刷新。 　　惟RAS有效刷新操作如图所示。设定行地址（刷新地址）后RAS有效，然后只要设定列地址、CAS有效，就是读操作，如果此时CAS无效，RAS无效，就是刷新操作。 　　图 惟RAS有效刷新 　　DRAM内部不需要进行特殊的设计，而且作为DRAM控制器端，

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：63kb
    • 提供者：weixin_38688745

  1. DRAM的单元结构刷新

  2. 当DRAM的电容器存储了电荷时，对于FET来说，形成反偏置状态，必然会发生漏电流，图1中图示了这一点。因为在如图所示的方向上存在电流，因此DRAM单元的电容器将必然进行放电。所以，需要定期将单元的状态恢复为初始状态，这称为刷新操作。            图1 DRAM单元的漏电流 　　通过时间过程与单元电压的关系表示的刷新操作思路如图2所示。如果放置电容器则电容器极间电压将如图中虚线那样按指数函数下降，一旦超过阈值，则存储状态将发生反相。因此，在超越阈值之前，必须定期将存储状态恢复为原

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：82kb
    • 提供者：weixin_38624914

  1. 重大转变：DRAM取代SRAM

  2. 功率及性能优化的DRAM正在抢夺SRAM的风头。　　随着添加到系统设计中的功能的增加，以及所要求的代码和数据RAM容量成比例、甚至更可能的按指数规律的增长，DRAM相比于SRAM的每比特成本优势变得更加难以忽略（如图1）。为了确定从采用SRAM转变到DRAM是否有意义，可能首先需要回顾一下当初选择SRAM的缘由。也许你并不希望仅仅是对DRAM的多元地址总线、刷新要求及存取冲突规避、随机与顺序模式下的可变周期或者其它特性进行争论。现在有了好消息：最新一代的PSRAM（pseudo-RAM,伪SRA

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：184kb
    • 提供者：weixin_38743084

  1. 什么是DRAM？DRAM是什么意思？

  2. DRAM（Dynamic RAM），动态随机存储器。需要用恒电流以保存信息，一断电，信息即丢失。其接口多为72线的SIMM类型。虽然它的刷新频率每秒钟可达几百次，但是由于它采用同一电路来存取数据，所以存取时间有一定的间隔，导致了它的存取速度不是很快。在386、486时期被普遍应用。  

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：25kb
    • 提供者：weixin_38628362

  1. 漏电流和寄生电容引起的DRAM故障识别

  2. 从20nm技术节点开始，漏电流一直都是动态随机存取存储器（DRAM）设计中引起器件故障的主要原因。即使底层器件未出现明显的结构异常，DRAM设计中漏电流造成的问题也会导致可靠性下降。漏电流已成为DRAM器件设计中至关重要的一个考虑因素。　　图1. （a） DRAM存储单元；（b）单元晶体管中的栅诱导漏极泄漏电流 （GIDL）；（c）位线接触 （BLC） 与存储节点接触 （SNC） 之间的电介质泄漏；（d） DRAM电容处的电介质泄漏。　　DRAM存储单元（图1 （a））在电源关闭时会丢失已存储的

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：294kb
    • 提供者：weixin_38694566
« 12 3 4 »