注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Debussy软件教程.pdf

  2. Debussy支持的波形格式是fsdb，是Fast Signal Database的简写。Debussy也可以读取vcd文件， 在它读入vcd文件时，先自动把vcd文件转换成fsdb 文件，然后再读入debussy。  Debussy提供的新的波形文件格式FSDB相比于VCD格式，压缩量大，加载速度快。  Debussy提供了PLI（for Verilog）和FLI（for VHDL）接口，我们可以在仿真时直接导出FSDB文件。Debussy也提供了用于转换VCD文件为FSDB文件的程序（

  3. 所属分类：C++

    • 发布日期：2009-08-13
    • 文件大小：435200
    • 提供者：KOUTENGQIANG

  1. verilog hdl FPGA硬件描述语言

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-04-14
    • 文件大小：88064
    • 提供者：yangxujunboy

  1. Verilog HDL入门(第3版)

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2010-06-26
    • 文件大小：10485760
    • 提供者：chen202052428

  1. 基于DE2的MP3音乐播放器

  2. 该代码主要基于Altera DE2 FPGA开发平台,通过读取存储在SD卡中的音频文件，实现音乐播放，读者还可以在此基础上没进一步扩展其功能，希望大家喜欢……

  3. 所属分类：其它

    • 发布日期：2011-07-17
    • 文件大小：2097152
    • 提供者：wzl900813

  1. VB串口通信源码210个

  2. 001、VB串口通讯视频教程源码41个 002、Visual Basic串口通信工程开发实例导航随书源码7个 003、Visual Basic串口通信与测控应用技术实战详解 源代码(15个全) 004、GE PLC串口通讯，VB编制，读取内存单元 005、PC机与51单片机之间的串口通讯,VB编的,分PC和单片机两部分 006、VB6的串口通信程序,还有crc校验 007、VB Modbus RTU源码,其中协议部分已生成DLL,可直接调用 008、VB.net开发的串口调试程序 009、VB

  3. 所属分类：VB

    • 发布日期：2013-10-15
    • 文件大小：61865984
    • 提供者：amen6225

  1. fft ip core使用

  2. 通过调用ISE中的FFT IP core进行仿真，其中处理的数据通过textio从外部文本文件读入，处理后的数据存入文件。最后通过MATLAB读取处理后的数据绘图。

  3. 所属分类：硬件开发

    • 发布日期：2015-04-08
    • 文件大小：5242880
    • 提供者：xiaowei_jin

  1. PC至FPGA的简单通信示例——内包含命令行tcl及verilog工程文件

  2. 本人在Quartus II 13.0 的软件平台下运行成功，可以在主机端口进行命令行程序实现FPGA的数据读取和发送，在PC端的运行脚本是tcl。实际上Virtual JTAG编程是用于FPGA的开发调试的一种工具，这里当作通信举例。 step1:解压文件，简历Quartus II的一个Project; step2:编译，并且配置相应的硬件开发平台工具，时钟是关键，LED是用来指示演示效果的。 step3:下载sof文件到DE2开发板； step4:运行命令行程序my_jtag_command

  3. 所属分类：其它

    • 发布日期：2015-07-17
    • 文件大小：18432
    • 提供者：mineralterman

  1. FPGA实现ROM存储图片的VGA显示

  2. 利用FPGA实现图片的ROM存储及VGA显示，图片大小为64*64，利用matlab生成.mif文件，利用ROM读取，实现VGA显示

  3. 所属分类：硬件开发

    • 发布日期：2018-04-18
    • 文件大小：1048576
    • 提供者：chenqh848

  1. Vivado及ISE仿真中文件读取操作整理

  2. Vivado及ISE仿真中文件读取操作整理：测试数据以txt文本形式存储，然后添加到工程中，在使用$readmemb的时候，需要txt文本的全部路径。个人尝试了先使用fopen打开文本，然后再使用$readmemb读取，没有成功，好像不能使用fopen打开后读取，而是直接在$readmemb中使用文件绝对路径。亲测可行。

  3. 所属分类：嵌入式

    • 发布日期：2018-05-16
    • 文件大小：116736
    • 提供者：xffjpf

  1. JESD204B的AXI时序分析（对比SRIO）

  2. 本人在写JESD204B的AXI4-Lite配置接口时，发现对端口时序的理解和常规的理解不一样，因此写这篇文章以作记录，具体如下。 1.1 写时序异常 按常规理解的时序图（参照SRIO）写出来的代码，ready是因，valid是果。在仿真时发现在时钟复位配置好后，ready信号并没有按想象中一样，会先拉高来等待输入数据。ready信号是一直为0的。 检查配置情况发现配置没有错误，然后对比JESD204B ip核的demo文件仿真图，发现ready信号要先等valid信号有效后才会输出一个时钟的

  3. 所属分类：硬件开发

    • 发布日期：2018-09-22
    • 文件大小：412672
    • 提供者：u014586651

  1. FPGA与DS18B20

  2. 用Verilog语言实现温度传感器DS18B20的控制和温度读取显示。内含工程为文件。

  3. 所属分类：其它

    • 发布日期：2018-11-23
    • 文件大小：1048576
    • 提供者：a653952216

  1. 利用FPGA输出麻省理工的心电图的图像

  2. 首先下载麻省理工的官方心电图数据，然后利用matlab读取数据并显示，接着将数据生成MIF文件，目的是为了初始化FPGA的ROM，以便能让FPGA可以输出心电图图像，同时加入了液晶显示功能，也就是显示当前输出图像是哪一个数据的心电图，导联是哪种。

  3. 所属分类：硬件开发

    • 发布日期：2019-01-31
    • 文件大小：99614720
    • 提供者：qq_26080729

  1. FPGA+DAC902.zip

  2. 本系列为学习FPGA开发板的随笔~ 使用FPGA：xlink artix-7 xc7A35T 开发环境：vivado2020.1 FPGA+DAC输出任意波形的步骤如下： 1.生成波形.coe文件 2.把波形文件存入FPGA的rom中 3.读取rom中的波形输出

  3. 所属分类：嵌入式

    • 发布日期：2020-07-15
    • 文件大小：12582912
    • 提供者：hongliyu_lvliyu

  1. FPGA器件的在线配置方法

  2. 多任务电路结构重配置即将多个配置文件分区存储到外部存储器中，然后由单片机接收不同的命令，以选择读取不同存储器区的数据下载到FPGA器件，实现在线配置成多种不同的工作模式。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：153600
    • 提供者：weixin_38709466

  1. 工业电子中的CPLD对FPGA从并快速加载的解决方案

  2. 现场可编程门阵列（FPGA）作为专用集成电路（ASIC）领域的一种半定制电路，可以根据设计的需要灵活实现各种接口或者总线的输出，在设备端的通信产品中已得到越来越广泛的使用。FPGA 是基于静态随机存储器（SRAM） 结构的，断电后程序丢失后的每次上电都需要重新加载程序。且随着FPGA 规模的升级，加载程序的容量也越来越大，如Xilinx 公司的Spartan - 6 系列中的6SLX150T，其加载容量最大可以达到4.125 MB。     1 FPGA 常用配置方式     FPGA 的配

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：345088
    • 提供者：weixin_38603704

  1. 将pytorch的权值矩阵导入FPGA中

  2. 本资源包含一个python文件和一个verilog文件，python文件使用pytorch框架搭建了一个RNN模型，并将RNN模型的LSTM层的一个权值矩阵，以二进制定点补码的形式输出，存储为coe文件；verilog文件在xilinx里初始化了一个ROM的IP核，用于加载coe文化，存储权值矩阵，并写了仿真程序将ROM中的矩阵读取出来。 关于这个工程的解释，可以参考这篇博客https://blog.csdn.net/kuan__/article/details/110453686

  3. 所属分类：电信

    • 发布日期：2020-12-01
    • 文件大小：29360128
    • 提供者：kuan__

  1. python-fpga-interchange：与FPGA交换格式的Python接口-源码

  2. FPGA互换 该python模块旨在读取和写入FPGA交换文件，并提供与其他常见格式的互操作性。 能力 该库支持以下功能： 使用Pythonic对象模型生成FPGA交换文件 将FPGA交换文件读入Pythonic对象模型 完整性检查逻辑网表的完整性和正确性。 给定设备数据库，健全性检查逻辑和物理网表的完整性和正确性。 将一些常见的逻辑网表格式读入Pythonic对象模型： （计划）eblif Yosys网表JSON 基本（不完整）放置器约束求解器 基本的放置器约束求解器 放置器约束求

  3. 所属分类：其它

    • 发布日期：2021-02-20
    • 文件大小：95232
    • 提供者：weixin_42134285

  1. 大理石：带有Kintex 7 160T的AMC FMC FPGA载板-源码

  2. 大理石板 LBNL：双FMC（HPC和LPC）NAD载波 通用载板，尺寸可满足某些BPM和LLRF应用的需求 状态：开发中，测试中的原型 基本思想 工具 使用的原理图/布局工具是版本5.1.8； 您可以使用KiCad版本5.1.x（x≥5）感到自在。其他版本很可能不读取此存储库中的文件，或者将保存与协作者参考安装不兼容的文件。 我们还利用 。 在查看有关KiCad版本的更多评论。 主要零件 U1：Xilinx FPGA SK1：204针 U54：ST 微控制器 U4：Marvell 以太

  3. 所属分类：其它

    • 发布日期：2021-02-16
    • 文件大小：3145728
    • 提供者：weixin_42168902

  1. 基于FPGA和DDR2的北斗导航信号模拟

  2. 北斗卫星导航信号模拟是接收机开发与复杂环境下性能评估的关键技术。给出一种基于文件产生与播放的简易模拟产生方法。文件产生部分提出了一种对不同卫星建立信号采样时间与卫星发射时间的时间压扩算法，实现了时变多普勒和伪距的模拟，生成了卫星导航接收机处的复杂信号。播放硬件以FPGA和DDR2为基础，通过PCI将信号文件传入DDR2，在FPGA中实现了数据的连续读取，经插值滤波和数模转换后形成中频信号，再经射频调制输出。通过北斗接收机的测试，证明了信号产生和播放硬件方案的可行性。

  3. 所属分类：其它

    • 发布日期：2021-01-28
    • 文件大小：1048576
    • 提供者：weixin_38581447

  1. CPLD对FPGA从并快速加载的解决方案

  2. 现场可编程门阵列（FPGA）作为专用集成电路（ASIC）领域的一种半定制电路，可以根据设计的需要灵活实现各种接口或者总线的输出，在设备端的通信产品中已得到越来越广泛的使用。FPGA 是基于静态随机存储器（SRAM） 结构的，断电后程序丢失后的每次上电都需要重新加载程序。且随着FPGA 规模的升级，加载程序的容量也越来越大，如Xilinx 公司的Spartan - 6 系列中的6SLX150T，其加载容量可以达到4.125 MB。     1 FPGA 常用配置方式     FPGA 的配置数

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：792576
    • 提供者：weixin_38692162
« 12 »