注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的HDB3编解码系统

  2. 本资源是本人毕业设计部分代码，已通过Cyclone II开发板验证，实现了HDB3码的编码及译码功能

  3. 所属分类：硬件开发

    • 发布日期：2011-03-10
    • 文件大小：49kb
    • 提供者：peakjuly

  1. SOPC—DE2相关代码开发

  2. 基于FPGA的DE2平台开发及其应用，包括DE2平台的USB Blaster ,音频编解码硬件芯片WM8731，视频D/A转换器，网络接口DM9000A,RS232串口，SD卡等的应用。

  3. 所属分类：硬件开发

    • 发布日期：2011-10-18
    • 文件大小：4mb
    • 提供者：biyuming

  1. FPGA轻松实现高速IO串口-Xilinx公司技术营销部制

  2. 介绍 I/O性能极限………………………………………………......................................................…………………….....1 针对I/O的数字设计解决方案………………………………………………………………………..……….………………….1 千兆位级串行技术介绍…………………………………………………………………………………………………………..1 数字电子通信的历史……………………………………………………………………………………

  3. 所属分类：硬件开发

    • 发布日期：2012-07-21
    • 文件大小：4mb
    • 提供者：wayne1025

  1. veterbi卷积码编码解码MATLAB和FPGA实现

  2. 文件包里包括卷积码编码和veterbi解码的MATLAB仿真代码和FPGA硬件实现的verilog代码，均编译成功附有仿真图，下载后可直接使用，无需修改，代码有注释，真是可信。

  3. 所属分类：硬件开发

    • 发布日期：2013-05-02
    • 文件大小：370kb
    • 提供者：u010537546

  1. FPGA解码应用

  2. 关于FPGA解码代码的应用，verilog代码，可以直接编译，仿真测试。

  3. 所属分类：硬件开发

    • 发布日期：2014-03-05
    • 文件大小：5kb
    • 提供者：hzwjy210

  1. 基于FPGA的汉明码的编码与解码的实现，Verilog代码

  2. 基于FPGA的汉明码的编码与解码的实现，Verilog代码，Modelsim仿真

  3. 所属分类：硬件开发

    • 发布日期：2014-05-29
    • 文件大小：1mb
    • 提供者：abcd2009102076

  1. FPGA 红外接收

  2. 基于FPGA的红外接收代码 解码的关键是如何识别"0"和"1"，从位的定义我们可以发现"0"和"1"均以0.565mS的低电平开始，不同的是高电平的宽度不同，"0"为0.56mS，"1"为1.68mS，所以必须根据高电平的宽度区别"0"和"1"，如果从0.565mS低电平过后，开始延时，0.56mS以后，若读到的电平为低，说明该位为"0"，反之则为"1"。

  3. 所属分类：硬件开发

    • 发布日期：2014-06-20
    • 文件大小：5kb
    • 提供者：mqliutong

  1. 基于FPGA的RS255，223编解码器的高速并行实现

  2. 基于FPGA的RS255，223编解码器的高速并行实现，本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL 代码经过modelsim仿真验证。

  3. 所属分类：Android

    • 发布日期：2014-09-27
    • 文件大小：6mb
    • 提供者：u014431856

  1. Xilinx FPGA工程例子及源码(第二部分)

  2. 1024点FFT快速傅立叶变换.zip (511.44 KB) AD7266的Verilog驱动程序.zip (558.32 KB) BOOTLOADER (基于Platform Flash).rar (973.98 KB) ChipScope使用示例.zip (1.06 MB) DDR SDRAM控制器verilog代码.zip (475.63 KB) DDR SDRAM控制器参考设计VHDL代码.zip (990.35 KB) DDR2 Controller.zip (303.76 KB)

  3. 所属分类：硬件开发

    • 发布日期：2017-08-03
    • 文件大小：39mb
    • 提供者：zhm11253

  1. 基于FPGA的曼彻斯特解码器设计与实现

  2. 该文件详细地讲述了曼彻斯特编码的思路，并给出了代码，可实现

  3. 所属分类：其它

    • 发布日期：2018-07-25
    • 文件大小：878kb
    • 提供者：weixin_40369569

  1. 基于FPGA的BISS-C协议编码器接口技术研究及解码实现

  2. 详细的论文解释基于FPGA的BISS-C协议编码器接口技术研究及解码，附录包含完整Verilog代码。

  3. 所属分类：硬件开发

    • 发布日期：2018-01-24
    • 文件大小：630kb
    • 提供者：zq18362902766

  1. 基于FPGA的8b10b编解码verilog实现

  2. 本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言，经过modelsim、quartus II的仿真和下载验证，实现其编码和解码的功能。 该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。 采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载，最后在Alt

  3. 所属分类：硬件开发

    • 发布日期：2019-07-12
    • 文件大小：3mb
    • 提供者：qq_40223983

  1. ETC中FM0解码器的设计

  2. FM0编码以其便于位同步提取、频谱带宽较窄、实现电路简单而在ETC中得到广泛的应用,线路FM0解码模块是ETC系统基带电路重要组成部分,本文基于ETC系统中车载单元(On board unit,OBU)与路边单元(Road sideunit,RSU)之间的短距离双向通信,以提高FM0解码速度的目的,根据FM0编码原则,在FPGA软件环境下用高级硬件描述语言VHDL实现FM0解码器设计,给出程序代码

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：95kb
    • 提供者：weixin_38597300

  1. H.264视频编解码解决方案.ppt

  2. 文件仅包含解决方案和流程，并非现成的代码，且方案为FPGA硬件实现H.264的方案，并非DSP等，具有一定的参考价值

  3. 所属分类：电信

  1. ETC中FM0解码器的设计

  2. FM0编码以其便于位同步提取、频谱带宽较窄、实现电路简单而在ETC中得到广泛的应用，线路FM0解码模块是ETC系统基带电路重要组成部分，本文基于ETC系统中车载单元(On board unit，OBU)与路边单元(Road sideunit，RSU)之间的短距离双向通信，以提高FM0解码速度的目的，根据FM0鳊码原则，在FPGA软件环境下用高级硬件描述语言VHDL实现FM0解码器设计，给出程序代码，在Quartus II环境下仿真，并通过逻辑分析仪观察波形。同等功能下，解码时间是图形输入法的五分

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：244kb
    • 提供者：weixin_38627104

  1. EDA/PLD中的verilog PS2键盘解码程序

  2. 之前探讨过PS/2键盘编解码以及数据传输协议，这次自己动手实现了利用FPGA接收键盘编码，然后通过串口传输到PC。做的比较简单，只是通过FPGA把大写字母A-Z转换成相应的ASCII码，只要字母按键被按下，就能在串口调试助手里显示相应大写字母。下面就共享代码吧！ 　　除了顶层模块，三个底层模块分别为PS/2传输处理模块、串口传输模块以及串口波特率选择模块（下面只给出顶层模块和PS/2传输处理模块的verilog代码）。module ps2_key(clk,rst_n,ps2k_clk,ps2k

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：50kb
    • 提供者：weixin_38624183

  1. EVEEX代码：EVEEX的代码库-源码

  2. EVEEX-实验性视频编码器ENSTA Bretagne 介绍 该项目由ENSTA布列塔尼的5名学生组成的团队进行维护和开发。 该项目是整个项目的概念验证（POC），包括在两个不同的FPGA上制作嵌入式视频编码器和解码器。 最终目标是拥有第一个连接摄像机的FPGA，该摄像机可压缩视频通量并将其发送到另一个FPGA，后者可以解码数据并在屏幕上显示内容。 产品特点 从JSON描述文件（WIP）生成测试图像 将图像编码为比特流 将比特流解码为图像（WIP） 从客户端向另一个发送比特流 安装 在开始之

  3. 所属分类：其它

  1. 基于sparant6系列FPGA的红外遥控解码设计代码.rar

  2. 基于sparant6系列FPGA的小项目设计(3)——代码文件

  3. 所属分类：硬件开发

    • 发布日期：2021-02-01
    • 文件大小：2kb
    • 提供者：qq_41910921

  1. WTB网络HDLC在FPGA中的实现

  2. 在WTB底层协议的研究中,其基本帧格式与ISO3309的HDLC要求一致,故设计了一种基于FPGA的HDLC编解码器。重点介绍了协议和实现方法，给出了相应的Verilog代码，通过硬件下载与标准的WTB网卡通信,实现相应解析,达到ISO3309的标准要求.

  3. 所属分类：其它

  1. verilog PS2键盘解码程序

  2. 之前探讨过PS/2键盘编解码以及数据传输协议，这次自己动手实现了利用FPGA接收键盘编码，然后通过串口传输到PC。做的比较简单，只是通过FPGA把大写字母A-Z转换成相应的ASCII码，只要字母按键被按下，就能在串口调试助手里显示相应大写字母。下面就共享代码吧！ 　　除了顶层模块，三个底层模块分别为PS/2传输处理模块、串口传输模块以及串口波特率选择模块（下面只给出顶层模块和PS/2传输处理模块的verilog代码）。module ps2_key(clk,rst_n,ps2k_clk,ps2k

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：49kb
    • 提供者：weixin_38641764
« 12 »