注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. logicbone:Logicbone ECP5开发板-源码

  2. 逻辑骨 当找不到所需的开发板时，为什么不自己制作呢？ 该项目旨在设计一个功能丰富的FPGA开发板，该开发板与诸如 ， 和类的开源FPGA综合工具，同时还面向需要更快IO的大型逻辑设计。该委员会提出的要求按优先顺序排列： 与开源FPGA综合工具的兼容性。 至少4Gb的高速内存，最好至少8Gb。 至少一个以太网接口。 与现有扩展接口的兼容性。 USB接口，用于编程，调试和供电。 可作为开源硬件获得许可。 该开发板的最终目标是实例化诸如RISC-V之类的软核处理器，并使用它来引导具有网络功能Linu

  3. 所属分类：其它

    • 发布日期：2021-03-22
    • 文件大小：11mb
    • 提供者：weixin_42178688

  1. Vulcan:RISC-V指令集模拟器（用于教育）-源码

  2. 火神 专为教育而设计的RISC-V指令集模拟器。 特征 RV32I扩展。 RV32M扩展。 RV32A扩展。 RV32F扩展。 并排可视化编程计数器（PC），机器代码和原始指令。 Vulcan中的嵌入式编辑器。 整数注册可视化。 单精度浮点寄存器可视化。 内存可视化。 语法错误警报。 实施说明 RV32I扩展 i 阿伊普 贾尔 贾尔 贝克 伯恩 blt 博格 tu ge 磅 h w bu hu 某人 SH SW 阿迪 ti iu ori ORI 和我 斯利

  3. 所属分类：其它

  1. rustOS_learning_guide-源码

  2. 描述 这不是一个教程，只是为你展现出前人们走过的道路 R：Z从零开始的RustOS编写体验指南（开发中） 这个指南不一定能一步一步指引你完成人生中第一个OS，也不一定提供你想要找的问题答案，但是这里汇聚聚了无数尝试者的经验教训。编写OS的过程中的努力和尝试，也可以看到rcore与zcore在众人的努力下逐步完善。更加关键是，跟随着这本指南，你也能在数月内基本了解Rust这门优秀的编程语言，利用它完成一个可运行的操作系统。跟随着前人的脚步，在分享中进步吧。 你可能的收获 对Rust编程语言有初步

  3. 所属分类：其它

  1. book.rvemu:《从零开始编写RISC-V仿真器的10个步骤》一书-源码

  2. 用Rust编写RISC-V仿真器 这是在Rust中从头开始编写64位RISC-V仿真器的书。该书向您展示了如何逐步实现仿真器。您可以在中运行 （一个类似于Unix的简单操作系统）。 工具 这本书是由编写的。 将src/目录下的markdown文件转换为book目录下的html文件。 $ mdbook build 监视markdown文件以在每次更改时进行重建。 $ mdbook watch 在http://localhost:3000提供该书。 $ mdbook serve 部署 带有Gi

  3. 所属分类：其它

  1. riscv-asm:risc-v汇编语言-源码

  2. Tcl中的risc-v汇编程序 这个简单的risc-v汇编程序支持带有几个标准扩展的rv32和rv64。它的输出是一个原始列表，列出了源代码行，地址和字节（以十六进制表示）。当前不支持编写ELF。 指令集和扩展名： rv32G（IMAFD_Zicsr_Zifencei） rv64G（IMAFD_Zicsr_Zifencei） C-压缩指令 E-16寄存器 Q-四重浮子 Zfinx-X寄存器中的浮点数 其中包含一个非常简单的example.rva。尝试make example $ make

  3. 所属分类：其它

    • 发布日期：2021-03-19
    • 文件大小：59kb
    • 提供者：weixin_42132056

  1. sim-universal-construction:一个用于并发数据结构和基准的开源框架-源码

  2. 概括 这是用于并发数据结构和基准的开源框架。提供的框架包含大量并发数据结构，例如queues ， stacks ， combining-objects ， hash-tables ， locks等。该框架还提供了用户友好的运行时，用于开发和基准测试并发数据结构。除其他功能外，此运行时还提供了用于轻松创建线程（Posix和用户级线程）的功能，用于测量性能的工具等。所提供的并发数据结构和运行时已针对当代NUMA多处理器（如AMD Epyc和Windows Server 2003）进行了高度优化。英特

  3. 所属分类：其它

  1. bl602-hal:嵌入式Rust中BL602 RISC-V WiFi + BLE SoC的硬件抽象层-源码

  2. bl602-hal 嵌入式Rust中BL602 RISC-V WiFi SoC的硬件抽象层。 矩阵： 最低支持的Rust版本 此项目支持的最低Rust版本（MSRV）为Rust v1.42.0 。该项目可能建立在较早的版本上，但是这是预期可以运行的最早的版本。 贡献 我们欢迎社区为该项目做出贡献。如果您有任何想法或贡献，请提出问题或提出要求。谢谢！ 执照 此项目获得了Mulan PSL v2或MIT的许可。 Copyright (c) 2020 Sipeed Co.,Ltd. bl602-h

  3. 所属分类：其它

    • 发布日期：2021-03-19
    • 文件大小：21kb
    • 提供者：weixin_42127937

  1. RV32I-GPU:RV32I开源GPU-源码

  2. RV64X RV64X旨在创建和提供具有RISC-V派生架构的开源GPU。 ••••• 关于该项目 我们希望使小型公司能够开发专用的处理器和GPU，而无需支付专利使用费。 对于基于RISC-V的片上系统（SoC），有许多免费和商业IP构建块，但是该产品组合缺少图形选项，因此我们决定开发和提供基于RISC-V架构的开源GPU。 主要特点 RV64X设计的GPU使用基本的RV32I或RV64I内核，这些内核支持基于基本向量指令集的新指令。 最初，它将使用RV32I内核，随后，将使用RV64I内核替

  3. 所属分类：其它

    • 发布日期：2021-03-18
    • 文件大小：14kb
    • 提供者：weixin_42134038

  1. NutShell:UCAS学生设计的RISC-V SoC-源码

  2. 果壳（NutShell） NutShell是由OSCPU（大学的开放源代码芯片计划）团队开发的处理器。 当前它支持riscv64 / 32。 有关文档，请参见。 有关命名问题，请参见。 演示： 编译凿子代码 安装mill 。 请参阅。 运行make生成verilog代码。 输出文件是build/TopMain.v 。 通过仿真运行程序 您可以使用我们准备运行的图像进行仿真，也可以自己构建图像。 要使用准备运行的映像（推荐）： 运行make emu以启动仿真。 默认映像是linux内

  3. 所属分类：其它

  1. ACOMP_2S1A:阿根廷计算机学会-源码

  2. ACOMP_2S1A RISC V ISA解决方案

  3. 所属分类：其它

  1. riscv-core-altera:英特尔Altera Cyclone V（Terasic DE10-Standard）上的RISC-V系统-源码

  2. RISC-V核心Altera 该项目是围绕基本RISC-V核心的工具链和系统的实现。

  3. 所属分类：其它

  1. VSD-physical-design-using-open-source-EDA-tools-源码

  2. VSD-使用开源EDA工具的物理设计 内容： 研究和审查基于RISC-V的picoSoC的各种组件 芯片规划策略和代工厂库单元介绍 使用Magic Layout工具和ngspice设计和表征一个库单元 布局前时序分析和好的时钟树的重要性 RTL2GDS的最终步骤 本次研讨会涉及的开源工具如下 Yosys –用于综合，Graywolf –用于布局，Qrouter –用于路由，Netgen –用于LVS，Magic –用于布局和布局，Qflow – RTL2GDS集成，OpenSTA和Openti

  3. 所属分类：其它

  1. RISC-V-Instruction_Level_Simulator-源码

  2. RISC-V-Instruction_Level_Simulator

  3. 所属分类：其它

  1. riscyforth-源码

  2. 为GPL v2下许可的RISC-V创建类似于FORTH的语言 当前，RISCYFORTH的目标是在Spike之上运行的pk内核仿真器。 当我得到一台真正的RISC-V计算机时，它将专注于该计算机。 要了解您对本代码的权利和义务，请阅读GNU通用公共许可证（第2版）。 欢迎提供意见和建议。 我们正处于RISCYFORTH的开发阶段，在此页面上，我旨在保留已实现功能的列表。 不过，您需要阅读代码以查看详细信息。 DOT输出堆栈顶部BYE退出RISCYFORTH WORSLIST输出（公共）关键

  3. 所属分类：其它

    • 发布日期：2021-03-15
    • 文件大小：11kb
    • 提供者：weixin_42104778

  1. mathlib:游戏和其他所有内容的数学库-源码

  2. 一个（目前）仅用于标头的数学库，用于64位（x86_64，aarch64，risc-v未测试） 它的设计并非重量轻或易于开发。 应该很快。 它仅是标头，可以轻松集成到不同的项目，构建流程和平台中。 在完成设计之前，请不要为绑定做任何贡献 一个向量可以代表 线性代数的数学向量 像像素一样迭代的值的集合 矩阵可以代表 数学矩阵 由于矩阵和复数始终在数学上使用，因此它们没有整数对应物。 它专为SSE，AVX，AVX512，webSIMD，CUDA和NEON的速度和使用而设计，因此将像素分组为ve

  3. 所属分类：其它

    • 发布日期：2021-03-14
    • 文件大小：59kb
    • 提供者：weixin_42102272

  1. 狮子：狮子漫游的地方：VELDT上的RISC-V-源码

  2. 狮子漫游的地方：VELDT上的RISC-V Lion是经过正式验证的5级流水线内核。 Lion以为目标，并使用在Haskell中编写。 该存储库包含三个部分： Lion库：流水线RISC-V内核。 ：使用正式验证核心。 ：片上系统，展示了VELDT上Lion内核的用法。 狮子图书馆 用法： 添加lion来构建Cabal文件的依赖部分 源文件中的import Lion.Core模块import Lion.Core 将core连接到内存和外围设备时，请确保单周期延迟。 特征 当前支

  3. 所属分类：其它

    • 发布日期：2021-03-04
    • 文件大小：23kb
    • 提供者：weixin_42151305

  1. RISC-V-Simulator：RISC的简单模拟器-V-源码

  2. RISC-V仿真器 RISC的简单模拟器-V 指数 项目介绍 代码说明 1.项目简介 在这个项目中，我制作了简单的单周期RISC-V模拟器，该模拟器可以执行add，addi，beq，jal，jalr，ld和sd。 我实现了部分源代码，这是下面的过程。 默认情况下，主要骨架代码来自我的课程。 根据RISC-V的流水线模型，我的代码由5个模块组成，分别是“指令提取”，“解码”，“执行部分”，“内存”，“回写” 2.代码说明 在解释之前，让我介绍一下骨架代码的一些修改。 初始化部分，由于易于解码，我

  3. 所属分类：其它

  1. riscv-tools：RISC-V工具（ISA模拟器和测试）-源码

  2. riscv工具 该存储库包含一组RISC-V模拟器和其他工具，包括以下项目： ，在ISA模拟器 ，一系列ISA级测试 ，模拟器可执行的所有RISC-V操作码的枚举 ，其中包含bbl （用于Linux和类似OS内核的启动加载程序），以及pk （用于服务系统的代理内核），该代理内核通过将目标计算机应用程序转发到主机来调用目标计算机应用程序 此后，以前通过此存储库维护的几种RISC-V工具已被上游传输到其父项目，因此不再包含在此处。 您最喜欢的软件发行版应该已经包含这些上游工具的软件包，但是

  3. 所属分类：其它

    • 发布日期：2021-02-20
    • 文件大小：473kb
    • 提供者：weixin_42128537

  1. RISC-V-源码

  2. RISC-V处理器 5阶段流水线架构 硬件设计 编译和模拟要求 sudo apt-get install ghdl gtkwave 综合要求 演练 演练将vhdl转换为verilog文件 （需要使用yosys进行synthesys） 放置和布线要求 演练 模拟 “ tb_risc_abs.vhd”是架构的测试平台。 可以通过运行gtkwave risc_v_abs.vcd看到该模拟。 编译设计 运行tb_scr ipt文件，将使用ghdl分析整个体系结构的文件。 默认情况下，将在主目录中

  3. 所属分类：其它

  1. ckb-vm：CKB的虚拟机，基于开源RISC-V ISA-源码

  2. ckb-vm：CKB的虚拟机，基于开源RISC-V ISA

  3. 所属分类：其它

« 12 3 4 5 6 7 »