注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 内存的读取写入基本原理

  2. 本文档对内存进行了详细的描述，包括读取以及写入等等！有DRAM SRAM SDRAM等等的详细介绍，希望对需要者有所帮助！

  3. 所属分类：专业指导

    • 发布日期：2009-07-27
    • 文件大小：737kb
    • 提供者：shabibendan

  1. usb1.1， jtag， i2c， pci， sram等的IP核

  2. IP核: usb1.1， jtag， i2c， pci， sram等IP， verilog代码。 适宜初学者。

  3. 所属分类：C

    • 发布日期：2010-09-21
    • 文件大小：2mb
    • 提供者：Ralphjh

  1. SDRAM SRAM 内存详解.pdf

  2. 关于SRAM SDRAM内存硬件原理，读写过程等。

  3. 所属分类：专业指导

    • 发布日期：2011-01-06
    • 文件大小：737kb
    • 提供者：fenghong0405

  1. 配置MB使支持SRAM并作UART测试

  2. 详细讲述了如何配置MB使其支持SRAM,如何设备用到的IP核的每个参数，如何连接SRAM的地址线，数据线，如何建立硬件平台，并添加基本硬件以及想用的IP核，如何分配软件平台软件的存储位置等 总之，它是学习入门MB的不可多得的好材料，（我自己做的，做完，MB我就觉得我懂了）

  3. 所属分类：硬件开发

    • 发布日期：2011-09-07
    • 文件大小：350kb
    • 提供者：ytzpllz

  1. 基于FPGA 的嵌入式块SRAM 的设计

  2. 文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：86kb
    • 提供者：weixin_38592758

  1. 基于SRAM编程技术的PLD核心可重构电路结构设计

  2. 本文针对CPLD的核心可编程结构：P-Term和可编程互连线,采用2.5V、0.25μmCMOS工艺设计了功能相近的基于SRAM编程技术的可重构电路结构。新的电路结构可以通过可编程方式有效控制功耗和速度的折衷,并且相对于传统的CPLD互联结构减少了50%的编程数据。在动态可重构系统中,采用上述新结构的PLD相对于FPGA可以更有效地实现可重构的复杂状态机和译码电路等应用。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：154kb
    • 提供者：weixin_38610573

  1. Flash SRAM布线的一点小技巧

  2. 在画电路板的时候，我们常常希望那些引脚多的器件能像FPGA一样，IO脚布线时能随便连接，能任意调换。然而，一些存储器在布线时候，数据线和地址线也可以打乱。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：37kb
    • 提供者：weixin_38656064

  1. STM32 外部 SRAM

  2. STM32F103ZET6 自带了 64K 字节的 SRAM，对一般应用来说，已经足够了，不过在一些对内存要求高的场合，STM32 自带的这些内存就不够用了。比如跑算法或者跑 GUI 等，就可能不太够用。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：55kb
    • 提供者：weixin_38690376

  1. 一种基于FPGA 的嵌入式块SRAM 的设计

  2. 文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：335kb
    • 提供者：weixin_38583278

  1. PROM、EEPROM、FLASH、SRAM、DRAM等存储器比较

  2. 本文主要讲述了PROM、EEPROM、FLASH、SRAM、DRAM之间的区别及组成，按各类型之间的区分

  3. 所属分类：其它

    • 发布日期：2020-08-20
    • 文件大小：90kb
    • 提供者：weixin_38702417

  1. 基于全物理模型的模块级SRAM的SEU仿真方法

  2. 随着科学技术的发展和工艺尺寸的降低，单元器件的尺寸逐渐减小，使得单粒子电荷共享和单粒子翻转等效应日益严重，增加了抗辐射加固模块级SRAM设计难度，因此需要一套更为完备的仿真方法对模块级SRAM的单粒子效应敏感性进行预估，为电路加固设计提供依据和建议。基于模块级SRAM的单元结构和电路版图，利用Cogenda软件构建了模块级SRAM单粒子翻转效应仿真方法，对其敏感性进行分析，获得其单粒子翻转LET阈值，并与重离子实验结果进行对比，仿真误差为13.3%。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：56kb
    • 提供者：weixin_38673798

  1. 一种基于FPGA 的嵌入式块SRAM 的设计

  2. 文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。基于2.5V 电源电压、chart 0.22 μm CMOS 单多晶五铝工艺设计生产，流片结果表明满足最高工作频率200MHz，可实现不同位数存储器功能。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：264kb
    • 提供者：weixin_38668225

  1. 模拟技术中的一种SRAM误操作进行观测并模拟的方法

  2. 瑞萨电子开发出了对起因于随机电报噪声（RTN:Random Telegraph Noise）的SRAM误操作进行观测并实施模拟的方法。SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM（Dynamic Random Access Memory）每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，且功耗较大。所以在主板上SRAM存储器要占用一部

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：349kb
    • 提供者：weixin_38698174

  1. 用CPLD和外部SRAM构成大容量FIFO的设计

  2. 随着数字电视技术的进一步成熟，在视频服务器方面，利用支持软件丰富、运算速度不断提高、具有较高性能价格比的微机来代替昂贵的专用设备实现数字视频码流的复用具有一定的实际意义，但是一般的桌面操作系统定时不够精确、处理大量并发任务效率不高以及突发传送等问题影响了复用后码流的质量，为了保证复用后的码流可以均匀平滑地传送到调制器，还考虑到微机的工作效率，就需要用FIFO来进行码流的缓冲。如果FIFO的容量足够大，微机就可以通过DMA方式一次发送大量的数据，最后再经过FIFO的缓冲，按照预设频率均匀送出。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：78kb
    • 提供者：weixin_38739900

  1. 赛普拉斯全新低功耗异步SRAM开始出样

  2. 静态随机存取存储器（SRAM）市场领导者赛普拉斯半导体公司日前宣布，其具有错误校正代码（ECC）的16Mb低功耗异步SRAM已开始出样。全新MoBL （More Battery Life,更久电池续航） SRAM的片上ECC功能可使之具有最高水准的数据可靠性，而无需另外的错误校正芯片，从而简化设计并节省电路板空间。该MoBL器件可延长工业、军事、通讯、数据处理、医疗和消费电子等应用领域里手持设备的电池续航时间。 　　背景辐射造成的软错误可损坏存储内容，丢失重要数据。赛普拉斯新型异步SRAM中的

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：76kb
    • 提供者：weixin_38605538

  1. SOC中多片嵌入式SRAM的DFT实现方法

  2. 多片嵌入式SRAM的测试一般由存储器内建自测试MBIST设计来完成。为了迎接多片SRAM的测试给DFT设计带来的挑战。文中以一款基于SMIC O．13um工艺的OSD显示芯片为例，从覆盖率、面积、测试时间、功耗等方面分析了多片SRAM的MBIST设计，提出了一种可实现多片SRAM的快速高效可测试设计实现方法。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：258kb
    • 提供者：weixin_38698433

  1. 基于FPGA 的嵌入式块SRAM 的设计

  2. 文章中提出了一种应用于FPGA的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA其他逻辑块编程连接时，能实现FIFO等功能。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：338kb
    • 提供者：weixin_38641150

  1. 嵌入式系统/ARM技术中的SOC中多片嵌入式SRAM的DFT实现方法

  2. 摘要：多片嵌入式SRAM的测试一般由存储器内建自测试MBIST设计来完成。为了迎接多片SRAM的测试给DFT设计带来的挑战。文中以一款基于SMIC O．13um工艺的OSD显示芯片为例，从覆盖率、面积、测试时间、功耗等方面分析了多片SRAM的MBIST设计，提出了一种可实现多片SRAM的快速高效可测试设计实现方法。 　　0 引言 　　随着集成电路的发展，越来越多的ASIC和SoC开始使用嵌入式SRAM来完成数据的片上存取功能。但嵌入式SRAM的高密集性物理结构使得它很容易在生产过程中产生物理

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：227kb
    • 提供者：weixin_38713167

  1. 安防与监控中的DS3645：具有4096字节SRAM的安全监控电路

  2. DS3645是一款具有4096字节SRAM的安全监控电路，可提供敏感数据的安全存储以及物理篡改检测保护功能，适用于加密处理器和数据安全设备等应用。 　　DS3645的主要特征之一是片内的加密密钥存储器，该存储器由32个128字节单元组成，具有高速、直接清除功能。4KB密钥存储器在后台持续补偿，以消除记忆印迹。确定出现篡改事件后，密钥存储器将被快速彻底的清除，并且在DS3645外部加载负偏置电压，以清除SRAM。 　　该器件包含实时时钟(RTC)秒计数器、看门狗定时器、CPU监控电路、非易失(

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：55kb
    • 提供者：weixin_38745003

  1. EDA/PLD中的一种基于FPGA 的嵌入式块SRAM 的设计

  2. 摘　要：文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。基于2.5V 电源电压、chart 0.22 μm CMOS 单多晶五铝工艺设计生产，流片结果表明满足最高工作频率200MHz，可实现不同位数存储器功能。 　　1 引言 　　对于逻辑芯片的嵌入存储器来说，嵌入式SRAM

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：263kb
    • 提供者：weixin_38683848
« 12 3 4 5 6 7 8 9 10 ... 20 »