点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - VCD波形查看
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
wave VCD Viewer波形查看工具
独立运行的用于VCD波形查看的很好的工具
所属分类:
C++
发布日期:2009-05-26
文件大小:988160
提供者:
stanelor
Debussy软件教程.pdf
Debussy支持的波形格式是fsdb,是Fast Signal Database的简写。Debussy也可以读取vcd文件, 在它读入vcd文件时,先自动把vcd文件转换成fsdb 文件,然后再读入debussy。 Debussy提供的新的波形文件格式FSDB相比于VCD格式,压缩量大,加载速度快。 Debussy提供了PLI(for Verilog)和FLI(for VHDL)接口,我们可以在仿真时直接导出FSDB文件。Debussy也提供了用于转换VCD文件为FSDB文件的程序(
所属分类:
C++
发布日期:2009-08-13
文件大小:435200
提供者:
KOUTENGQIANG
vcd波形查看
该文件主要用于vcd文件查看,是一款安装版本软件
所属分类:
其它
发布日期:2013-07-25
文件大小:4194304
提供者:
ttty123
(熟读专家系列)《ModelSim电子系统分析及仿真》
《ModelSim电子系统分析及仿真》主要内容简介:ModelSim是优秀的HDL仿真软件之一,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。《ModelSim电子系统分析及仿真》以ModelSim 6.1f版软件为例,由浅入深、循序渐进地
所属分类:
硬件开发
发布日期:2013-08-15
文件大小:48234496
提供者:
u011708448
wave vcd viewer
可以直接查看vcd格式的波形而不必进行格式转换,很好用的工具
所属分类:
硬件开发
发布日期:2013-10-20
文件大小:5242880
提供者:
caogen1991
C#开发实战1200例(第一卷+第二卷)+源码下载地址.txt
主要内容有C#开发环境的使用、C#语言基础应用、字符串处理技术、数组和集合的使用、面向对象编程技术、数据结构与算法、Windows窗体基础、特色窗体界面、窗体控制技术、MDI窗体和继承窗体、Windows常用控件的使用、Windows不错控件的使用、DataGridView数据控件、自定义用户控件、文件基本操作、文件夹基本操作、文件流操作、加密、解密及解压缩文件、C#与Word互操作、高效应用Excel、基本图形绘制、图像处理技术、常用图表应用、动画处理技术、音频与视频控制。配书光盘附带了实例
所属分类:
C#
发布日期:2019-05-17
文件大小:66
提供者:
weixin_42752851
python-to-verilog:为给定的Moore FSM生成Verilog源文件和testbench文件-python source file
描述 python程序获取一个描述状态机的配置文件,并为其生成源文件和verilog测试平台文件。 输入状态机配置 在出样本输入状态机文件 输入测试文件名 检查样本输入测试文件 怎么跑 Verilog源文件生成—要生成源文件module是module的名称以及生成的Verilog文件 ./main.py -s sm_conf -m module_name 使用IVerilog进行编译—使用icarus verilog编译verilog文件修改testbench文件tb.v以更新模块DUT名称,
所属分类:
其它
发布日期:2021-03-25
文件大小:6144
提供者:
weixin_42135073
buck50:STM32F103逻辑分析仪等-源码
buck50:“ Blue Pill” STM32F103的测试和测量固件 buck50是开源固件,可将“ Blue Pill” STM32F103开发板(广泛用于约1.50美元)转变为多功能测试和测量仪器,包括: 8通道,6 + MHz逻辑分析仪 大约5K样本缓冲深度 样本仅存储在信号边缘,以有效利用内存 单位可能会增加渠道数量 通过用户定义的状态机进行复杂的触发,该状态机支持顺序(“ A然后B然后C”)和逻辑或(“ A或B或C”)条件的组合 输出为VCD和其他文件格式,以导出到波形查看软件
所属分类:
其它
发布日期:2021-03-19
文件大小:9437184
提供者:
weixin_42165018