注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. CORDIC 算法的 verilog 实现

  2. 本文包括一段cordic的matlab源程序和verilog 的实现方法

  3. 所属分类：其它

    • 发布日期：2009-05-03
    • 文件大小：112kb
    • 提供者：sanbeishui_1999

  1. Verilog HDL硬件描述语言.pdf

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

  3. 所属分类：其它

    • 发布日期：2009-05-07
    • 文件大小：4mb
    • 提供者：wuchengbai

  1. verilog Bresenham算法生成线

  2. 利用verilog语言和Bresenham算法生成直线

  3. 所属分类：其它

    • 发布日期：2009-05-12
    • 文件大小：605kb
    • 提供者：czlilac

  1. verilog Bresenham算法生成圆

  2. 利用verilog语言与Bresenham算法生成的圆

  3. 所属分类：其它

    • 发布日期：2009-05-12
    • 文件大小：265kb
    • 提供者：czlilac

  1. 并行DA算法实现FIR滤波器verilog代码

  2. 本设计用并行的分布式算法（DA），实现4抽头的8位输入的FIR滤波器。

  3. 所属分类：其它

    • 发布日期：2009-05-16
    • 文件大小：1kb
    • 提供者：wj262433556

  1. DA算法串行实现FIR滤波器的verilog代码

  2. 本设计利用分布式DA算法，串行实现4抽头的FIR滤波器

  3. 所属分类：其它

    • 发布日期：2009-05-16
    • 文件大小：1kb
    • 提供者：wj262433556

  1. verilog 简明教程

  2. 对verilog初学者很有用。 Verilog HDL 是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数 字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结 构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建 模语言。此外，Verilog HDL 语言提供了编程语

  3. 所属分类：嵌入式

    • 发布日期：2009-06-12
    • 文件大小：321kb
    • 提供者：jiang_shuguo

  1. Verilog HDL程序设计教程

  2. Verilog HDL程序设计教程 ，很好的FPGA教程； 第1章、EDA技术综述 2、EDA设计软件与设计流程 3、VERILOG HDL设计初步 4、VERILOG HDL语言要素 5、VERILOG HDL行为语句 6、进程、任务与函数 7、VERILOG HDL的描述风格 8、仿真 9、VERILOG HDL设计进阶 10、设计方法与设计技巧的探讨 11、VERILOG HDL综合设计实践 12、算法与复杂逻辑的实现 13、EDA软件使用指南 附录A B

  3. 所属分类：硬件开发

    • 发布日期：2009-07-20
    • 文件大小：11mb
    • 提供者：viphotman

  1. 很经典的verilog教程

  2. 什么是Verilog HDL？ Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

  3. 所属分类：其它

    • 发布日期：2009-07-28
    • 文件大小：3mb
    • 提供者：gwtwind2040

  1. 用FPGA实现1024点FFT算法

  2. 用FPGA实现1024点FFT算法,内部有说明的哦，同时有VHDL和VERILOG 都有

  3. 所属分类：其它

    • 发布日期：2009-08-01
    • 文件大小：521kb
    • 提供者：qgl220

  1. Verilog HDL程序设计与实践--云创工作室编著

  2. 有点大，分为两部分（上和下），还有一个超星阅读器 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　

  3. 所属分类：嵌入式

    • 发布日期：2009-08-04
    • 文件大小：14mb
    • 提供者：kygreen

  1. 夏宇闻Verilog经典教程 很实用啊

  2. 夏宇闻的Verilog经典教程 第一章数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 还有很多啊

  3. 所属分类：其它

    • 发布日期：2009-08-07
    • 文件大小：1mb
    • 提供者：s52zok

  1. Verilog HDL教程

  2. VerylogHDL程序设计教程。详细地讲解了VerylogHDL的设计思路和几种模型算法。

  3. 所属分类：其它

    • 发布日期：2009-08-22
    • 文件大小：4mb
    • 提供者：VeryShooter

  1. 从算法设计到硬线逻辑

  2. 从算法设计到硬线逻辑，夏宇闻 学习verilog语法的不错资料！

  3. 所属分类：其它

    • 发布日期：2009-08-25
    • 文件大小：4mb
    • 提供者：z042049201

  1. 从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法

  2. 从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法

  3. 所属分类：其它

    • 发布日期：2009-08-28
    • 文件大小：3mb
    • 提供者：fantasyagain

  1. Verilog VHDL硬件描述语言教程

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

  3. 所属分类：其它

    • 发布日期：2009-09-01
    • 文件大小：3mb
    • 提供者：xiaoping2009

  1. DE2AES硬件加密算法

  2. 本代码采用了128位密钥的AES加解密verilog算法，可以挂在altera的avalon总线上，本算法在DE2平台上验证通过。

  3. 所属分类：其它

    • 发布日期：2012-05-01
    • 文件大小：26mb
    • 提供者：foreverbaron

  1. verilog算法小结

  2. verilog算法小结

  3. 所属分类：专业指导

    • 发布日期：2013-05-05
    • 文件大小：142kb
    • 提供者：gt86095296

  1. Verilog算法及建模整理文档

  2. Verilog算法及建模整理文档，介绍了Verilog算法的建模方法

  3. 所属分类：C

    • 发布日期：2015-01-21
    • 文件大小：282kb
    • 提供者：chenlianxinong

  1. 夏宇闻经典老书--从算法设计到硬线逻辑的实现

  2. 夏老师的经典老书，学习verilog、FPGA和数字电路设计的经典

  3. 所属分类：硬件开发

    • 发布日期：2016-02-29
    • 文件大小：7mb
    • 提供者：liekie
« 12 3 4 5 6 7 8 9 10 ... 26 »