点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - VerilogHDL与modelism仿真实验.docx
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
Verilog HDL与modelism仿真实验.docx
序列检测器与数码管控制及显示实验 1、利用状态机设计一个序列检测器,序列检测器功能:将一个指定序列从数字码流中识别出来。本实验要求设计一个“1001_0101”序列的检测器。设X为数字码流的输入,Z为检测出标记输出,Z平时为低电平,一旦发现指定的序列1001_0101,则变为高电平。例如X码流为1100_1001_0101_1001....,则该序列检测器将在第12个比特位后检测到“1001_0101”,然后将Z置为高电平。 输出状态的改变可通过LED灯来指示。平时LED灯保持灭的状态,一旦检测
所属分类:
讲义
发布日期:2020-06-03
文件大小:1mb
提供者:
weixin_45994228