注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog实现viterbi 译码

  2. 本文提供Verilog的viterbi译码代码，里面包括top顶层模块和testbench测试模块，导入vivado中即可仿真使用。要求使用者熟悉Verilog语言以及viterbi译码原理。具体其他原理资料可以自己了解。

  3. 所属分类：其它

    • 发布日期：2018-09-21
    • 文件大小：40960
    • 提供者：weixin_41967965

  1. Viterbi算法.pdf

  2. Viterbi算法详解，用于信号检测与估计的研究，详细讲述了算法的过程，希望给大家有用武之地！

  3. 所属分类：专业指导

    • 发布日期：2020-04-02
    • 文件大小：358400
    • 提供者：m0_46238057

  1. 3G测试系统中的Viterbi译码及其DSP实现及优化

  2. 本文介绍了一种用于测试TD-SCDMA手机终端测试平台中的关键技术——Viterbi译码。研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案，在Viterbi译码算法中，提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法，能有效地减少存储量、降低功耗，使得K=9的Viterbi译码算法可在CCS集成环境平台和TMS320C55X DSP芯片上实现，其性能指标符合3GPP通信协议标准要求，文中给出了适用于DSP编程的算法，给出了DSP具体实现，同时给出了硬件的仿真结果

  3. 所属分类：其它

    • 发布日期：2020-03-04
    • 文件大小：1048576
    • 提供者：weixin_38697979

  1. Viterbi译码的C语言源代码（原创）

  2. (2,1,2)模式的Viterbi译码器的C语言源代码，为本人原创的，希望大家多指证。 C语言 , 译码器 , 源代码

  3. 所属分类：专业指导

    • 发布日期：2019-09-06
    • 文件大小：1024
    • 提供者：drjiachen

  1. viterbi的matlab代码

  2. 发一个viterbi的matlab代码 Matlab viterbi.rar 4.95 KB,

  3. 所属分类：专业指导

    • 发布日期：2019-09-02
    • 文件大小：5120
    • 提供者：drjiachen

  1. 802.11wlan的viterbi译码器dsp代码

  2. 802.11wlan的viterbi译码器dsp代码

  3. 所属分类：专业指导

    • 发布日期：2019-08-30
    • 文件大小：22528
    • 提供者：drjiachen

  1. viterbi算法.pdf

  2. 本部分主要是详细介绍viterbi算法，这是信号与信息处理课程的重要知识模块，对该部分的研究与分析有较高的参考价值

  3. 所属分类：讲义

    • 发布日期：2020-06-10
    • 文件大小：151552
    • 提供者：buyizhai

  1. 基于FPGA的Viterbi译码器设计及实现

  2. Viterbi算法是一种最大似然译码算法。在码的约束度较小时，它比其它概率译码算法效率更高、速度更快，译码器的硬件结构比较简单。随着可编程逻辑技术的不断发展，其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性，使FPGA逐步成为Viterbi译码器设计的最佳方法。项目目的是用FPGA实现一个Viterbi译码器。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：281600
    • 提供者：weixin_38715831

  1. 基于FPGA的指针反馈式低功耗Viterbi译码器设计

  2. 为了满足复杂的无线通信系统功耗以及性能要求，提出并设计了一种指针反馈式Viterbi译码器。该译码器使相邻时刻的各状态转移满足单向一对一指向关系，并根据传统译码器初始译码状态从状态0延伸的特点，通过每一时刻不断更新的状态指针指向当前时刻译码路径状态，同时输出译码结果。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：403456
    • 提供者：weixin_38535364

  1. 高速率低延时Viterbi译码器的设计与实现

  2. 在Vitebi译码器的实现中，由于路径存储方式的不同分为回溯和寄存器交换模式，效果是延时与资源消耗一般只能二取其一，互为矛盾。采取3～6长度的RE-寄存器交换，混合回溯模式，极大地减少了回溯时间，并减少了路径存储空间需求，付出的代价是每ACS增加2～5 LUT；再结合其他Viterbi译码器优化算法，如分支度量一次计算，每ACS查找——即4选1等措施，实现了高吞吐量(340 Mb/s)、低延时、低资源消耗的全并行Viterbi译码器。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：373760
    • 提供者：weixin_38738783

  1. 如何在FPGA中实现Viterbi译码

  2. LTE采用下行正交频分多址（OFDM、上行单载波频分多址（SC-FDMA）的方式。OFDM是LTE系统的主要特点，其基本思想是把高速数据流分散到多个正交的子载波上传输，从而使子载波上的符号速率大大降低，符号持续时间大大加长，因而对时延扩展有较强的抵抗力，减小了符号间干扰的影响。在OFDM系统中，为了获得正确无误的数据传输，需要采用差错控制编码技术。卷积编码和Viterbi译码就是一种有效的前向纠错方法，它具有一定的克服突发错误的能力。LTE中采用Viterbi和Turbo加速器实现前向纠错。 　

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：164864
    • 提供者：weixin_38706951

  1. 通信与网络中的卷积编码及Viterbi 解码的FPGA 实现及应用

  2. 摘要：卷积码在现代无线通信系统中应用十分广泛，Viterbi译码是最常用的一种对卷积码的译码算法。介绍了卷积编码及Viterbi串行解码的原理及其FPGA的实现。在保证系统性能的前提下讨论了分帧式编解码在实际系统中的应用。 　　0 引言 　　在现代通信系统中，信道编码技术得到了广泛的应用。卷积码结构简单，硬件实现容易，同时有着较好的查错纠错能力，因此在无线通信中经常使用，而其解码方式常用Viterbi译码。 　　1 卷积编码 　　卷积码（Convolutional Coding）是由Pg

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：280576
    • 提供者：weixin_38717980

  1. EDA/PLD中的基于FPGA的Viterbi译码器设计及实现

  2. 卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时，它比其它概率译码算法效率更高、速度更快，译码器的硬件结构比较简单。随着可编程逻辑技术的不断发展，其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性，使FPGA逐步成为Viterbi译码器设计的最佳方法。项目目的是用FPGA实现一个Viterbi译码器。 　　一、译码器功能分析 　　译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：211968
    • 提供者：weixin_38707061

  1. 基于FPGA的指针反馈式低功耗Viterbi译码器设计

  2. 为了满足复杂的无线通信系统功耗以及性能要求，提出并设计了一种指针反馈式Viterbi译码器。该译码器使相邻时刻的各状态转移满足单向一对一指向关系，并根据传统译码器初始译码状态从状态0延伸的特点，通过每一时刻不断更新的状态指针指向当前时刻译码路径状态，同时输出译码结果。算法仿真以及FPGA和CMOS综合结果表明，该译码器功耗降低60%，译码延时小，并且在信噪比较高的情况下有很好的译码性能，特别适用于约束长度大、译码状态数多的情况。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：401408
    • 提供者：weixin_38596093

  1. 可编程Viterbi译码器设计与实现

  2. 卷积编码作为一种优秀的信道编码方式，已被广泛应用在卫星通信和无线通信系统中。在它所对应的译码方式中，Viterbi译码性能较优。Viterbi译码是一种最大似然译码算法，不仅译码速度快，而且其硬件实现简单。提出了一种专用指令集处理器架构，能够支持多种约束长度的Viterbi译码，为通信系统在信道编解码方面做出了有益的尝试。设计了专用的处理器架构，并对（2，1，7）格式的编码进行了ASIC实现，对两种设计的性能进行了对比，可编程Viterbi译码器的最大工作频率为123 MHz。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：193536
    • 提供者：weixin_38668776

  1. EDA/PLD中的一种基于FPGA的Viterbi译码器优化算法

  2. 1 引 言 　　由于卷积码优良的性能，被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法：门限译码、概率译码和Viterbi算法，其中Viterbi算法是一种基于网格图的最大似然译码算法，是卷积码的最佳译码方式，具有效率高、速度快等优点。从工程应用角度看，对Viterbi译码器的性能*价指标主要有译码速度、处理时延和资源占用等。本文通过对Viterbi译码算法及卷积码编码网格图特点的分析，提出一种在FPGA设计中，采用全并行结构、判决信息比特与路径信息向量同步存储以及路

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：169984
    • 提供者：weixin_38612568

  1. EDA/PLD中的基于FPGA的Viterbi译码器设计

  2. 摘要：卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理，分析了Viterbi译码器的结构，然后用Verilog语言设计了一种基于Altera公司的EP3C120F780C8芯片的(2，l，7)Viterbi译码器，同时给出了时序仿真图。 　　0 引言 　　在现代通信系统中，要使信号能够更可靠地在信道中传输，往往需要我们在信道编码中采用纠错码来降低信号受噪声的影响，以降低传输的误码率。这种方法叫做差错控制编码或纠错编码，其思想是在发送端

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：176128
    • 提供者：weixin_38608866

  1. 通信与网络中的高速Viterbi译码器的优化和实现

  2. 摘要：大约束度卷积码作为信道纠错编码在通信中得到了广泛的应用，而其相应的Viterbi译码器硬件复杂度大，限制了译码速度。分析了Viterbi译码器的结构，优化了各模块，合理地组织了存储器结构，简化了接口电路。用FPGA实现Viterbi译码器，提高了译码器速度。 关键词：卷积码 Viterbi译码 ACS 路径度量存储 FPGA实现Viterbi算法是一种基于最大后验概率的卷积译码算法，应用广泛。CDMA的IS-95标准和WCDMA 3 GPP标准将卷积码作为高速实时数据传输的信道纠错编

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：81920
    • 提供者：weixin_38607282

  1. 通信与网络中的HDTV接收机中Viterbi译码器的FPGA实现

  2. HDTV接收机中Viterbi译码器的FPGA实现 陕西西安电子科技大学综合业务网国家重点实验室710071郝东来葛建华 高清晰度数字电视HDTV技术是当今世界上最先进的图像压缩编码技术和数字通信技术的结合。它代表一个国家的科技综合实力，蕴藏着巨大的市场潜力。数字电视地面广播编码正交频分复用COFDM传输系统以其较强的抗多径干扰性能、易于实现移动接收等优点在HDTV的研究中占有很重要的地位。而COFDM系统中编、解码技术是影响系统性能的一个重要因素。本文正是基于一种最大似然译码--Viter

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：99328
    • 提供者：weixin_38650951

  1. 从FPGA实现的角度对大约束度Viterbi译码器中路径存储单元的设计

  2. 1 引言 　　Viterbi译码算法是一种最大似然译码算法，目前广泛应用于各种数据传输系统，特别是卫星通信和移动通信系统中。近年来随着FPGA技术的迅速发展，使得基于FPGA实现Viterbi译码的算法成为研究的热点。 　　由于Viterbi译码器的复杂性随约束长度k成指数增加，大约束度不但使Viterbi译码器硬件复杂度大为增加，同时也限制了译码速度。而其中以加比选(Add Compareselect，ACS)运算为最主要的瓶颈，的递归运算使流水线结构的应用变得困难。本文以(2，1，9)卷积

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：429056
    • 提供者：weixin_38709139
« 1 2 3 45 6 7 8 9 10 ... 16 »