您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 单片机的数字时钟设计

  2. With the continuous development of science and technology, People have higher request to the accuracy of the time calculate. How the clock work more precisely? How to allow them a better service to our lives? Clearly the traditional clock can not me
  3. 所属分类:硬件开发

    • 发布日期:2009-05-12
    • 文件大小:45kb
    • 提供者:xiazhling
  1. 数字电子钟(有用VHDL设计的,也有石英晶体振荡器电路)含电路图

  2. 是我做毕业设计论文时用的。 目 录 前言:…………………………………………………………………1 一、设计任务:……………………………………………………………2 二、题目分析与整体构思:………………………………………………3 三、硬件电路设计:………………………………………………………4 四、程序设计:……………………………………………………………5 五、心得体会:……………………………………………………………6 附录:……………………………………………… …………………7 参考文献:……………
  3. 所属分类:嵌入式

    • 发布日期:2009-06-02
    • 文件大小:1mb
    • 提供者:star_xinger
  1. 用VHDL设计数字时钟

  2. 用xilinx s3e实现了 可用于调时,分;调年月日,在液晶上显示的数字时钟
  3. 所属分类:专业指导

    • 发布日期:2010-03-17
    • 文件大小:2mb
    • 提供者:zc20060102
  1. 基于EDA技术的数字电子时钟设计修改

  2. 电子设计自动化 Electronic Design Automation (以下简称EDA)技术已经代替传统的集成电路设计方法,逐渐成为电子系统设计者的主要设计手段。MAXplusⅡ是EDA仿真软件之一。具有功能强大、界面友好和使用方便等特点,是目前教育与工业界流行的集成电路辅助设计软件。MAXplusⅡ是一种在电子技术工程与电子技术教学中广泛应用的优秀计算机仿真软件,被誉为“计算机里的电子实验室”。本文介绍了一种基于MAXplusⅡ软件设计数字电子钟的方法。
  3. 所属分类:嵌入式

    • 发布日期:2010-05-17
    • 文件大小:394kb
    • 提供者:d602909401
  1. Digital Integrated Circuit Design - From VLSI Architectures to CMOS Fabrication

  2. 本书详细介绍了数字集成电路的整个设计流程,从算法的仿真验证,到硬件描述语言的建模,设计到同步时钟设计,低功耗和低散热设计。 同事包括后端的物理设计和验证。
  3. 所属分类:硬件开发

    • 发布日期:2011-07-04
    • 文件大小:12mb
    • 提供者:mapledove
  1. vhdl教程 挺好的资源

  2. vhdl学习资料,大家喜欢就看看吧VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计VHDL培训教程 欢迎参加VHDL培训 浙江大学电子信息技术研究所 电子设计自动化(EDA)培训中心 编写:王勇 TEL:7951949或7951712 EMAIL:wangy@isee.zju.edu.cn第一讲、VHDL简介及其结构 • 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的
  3. 所属分类:C

    • 发布日期:2008-10-27
    • 文件大小:479kb
    • 提供者:ylw51100
  1. 简易抢答器的设计与制作

  2. 具有定时功能的八路数显抢答器的设计 摘要: 本文介绍了一种用74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。该抢答器除具有基本的抢答功能外,还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间,系统将完成自动倒计时。若在规定的时间内有人抢答,则计时将自动停止;若在规定的时间内无人抢答,则系统中的蜂鸣器将发响,提示主持人本轮抢答无效,实现报警功能。 关键词: 八路, 抢答器, 设计,定时,计时,报警 Abstract: In this paper, the
  3. 所属分类:硬件开发

    • 发布日期:2008-12-30
    • 文件大小:8kb
    • 提供者:shixinran123
  1. Digital Integrated Circuits: A Design Perspective 中文版 共3部分 (1/3)

  2. 第一部分/共3部分 中文版 Digital Integrated Circuits A Design Perspective Second Edition (数字集成电路——电路、系统与设计) 本书由美国加州大学伯克利分校Jan M. Rabaey教授撰写。全书共12章,分为三个部分:基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要介绍之后,深入分析了数字设计的核心——反相器,并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统
  3. 所属分类:嵌入式

    • 发布日期:2009-02-09
    • 文件大小:14mb
    • 提供者:u011242089
  1. Digital Integrated Circuits: A Design Perspective 中文版 共3部分 (2/3)

  2. 第二部分/共3部分 中文版 Digital Integrated Circuits A Design Perspective Second Edition (数字集成电路——电路、系统与设计) 本书由美国加州大学伯克利分校Jan M. Rabaey教授撰写。全书共12章,分为三个部分:基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要介绍之后,深入分析了数字设计的核心——反相器,并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统
  3. 所属分类:嵌入式

    • 发布日期:2009-02-09
    • 文件大小:14mb
    • 提供者:u011242089
  1. Digital Integrated Circuits: A Design Perspective 中文版 共3部分 (3/3)

  2. 第三部分/共3部分 中文版 Digital Integrated Circuits A Design Perspective Second Edition (数字集成电路——电路、系统与设计) 本书由美国加州大学伯克利分校Jan M. Rabaey教授撰写。全书共12章,分为三个部分:基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要介绍之后,深入分析了数字设计的核心——反相器,并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统
  3. 所属分类:嵌入式

    • 发布日期:2009-02-09
    • 文件大小:11mb
    • 提供者:otman1980
  1. Digital Integrated Circuits: A Design Perspective 中文版 共3部分 (2/3)

  2. 第二部分/共3部分 中文版 Digital Integrated Circuits A Design Perspective Second Edition (数字集成电路——电路、系统与设计) 本书由美国加州大学伯克利分校Jan M. Rabaey教授撰写。全书共12章,分为三个部分:基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要介绍之后,深入分析了数字设计的核心——反相器,并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统的
  3. 所属分类:嵌入式

    • 发布日期:2018-12-14
    • 文件大小:14mb
    • 提供者:piaoen2
  1. MAX31865_cn.pdf

  2. 该文档是max31865官网上的规格书,便于参考使用此芯片。MAX31865 RTD至数字输出转换器 Electrical Characteristics (continued) (30V≤VD≤3.6V,TA=40°cto+125°c, unless otherwise noted. Typical values are TA=+25°C,Vp=Vp∨DD=3.3V.)( Notes2 and 3) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS A
  3. 所属分类:其它

    • 发布日期:2019-09-04
    • 文件大小:1mb
    • 提供者:qq_43423062
  1. 电子测量中的高频锁相环的可测性设计

  2. 可测性设计(Design for Test,DFT)最早用于数字电路设计。随着模拟电路的发展和芯片 集成度的提高,单芯片数模混合系统应运而生,混合电路测试,尤其是混合电路中模拟电路的测试,引起了设计者的广泛关注。边界扫描是数字电路可测性设计中常用的技术,基于IE EE11491边界扫描技术。本文针对一款应用于大规模集成电路的CMOS高频锁相环时钟发生器,提出了一种可行的测试方案,重点讲述了锁相环的输出频率和锁定时间参数的测试,给出了具体的测试电路和测试方法。对于应用在大规模电路系统中的锁相环模
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:88kb
    • 提供者:weixin_38516190