注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 2G/3G多频段射频收发芯片的工作原理及应用设计

  2. 随着中国3G发展步伐的加快，3G网络建设进入规模性发展，室内覆盖成为运营商和设备系统厂商共同关注的焦点。面对未来多系统共存的状况，如何构建一个经济有效、性能稳定、功耗低、体积小且施工灵活的多网合路室内分布系统是现有运营商急需解决的问题，也是建设3G网络的焦点之一。 针对上述应用要求，广嘉设计了一款芯片BG822CX，可实现GSM900、GSM1800、GSM1900、IS-95、 TD-SCDMA、SCDMA、PHS和 WCDMA多种制式收发功能，并且采用高中频输出结构，适合于五类线传输。本产

  3. 所属分类：嵌入式

    • 发布日期：2009-06-19
    • 文件大小：5kb
    • 提供者：flair9999

  1. 数字信号处理器DSP原理及其应用

  2. 第一章：DSP及应用概论 3 第一节：DSP概论 3 第二节：产品技术前沿动态 7 第三节：TI公司的DSP产品概述 12 第四节：运动控制技术 15 第二章：DSP控制器内核 18 第一节： X24系列DSP控制器概述 18 第二节：中央处理单元 19 第三节：系统配置与中断任务 27 第四节：存储器 36 第三章：DSP控制器的片上外设 45 第一节：片内锁相环（PLL） 45 第二节：数字I/O端口 49 第三节：A/D转换器 50 第四节：看门狗/实时中断模块 55 第四章：事件管理器

  3. 所属分类：硬件开发

    • 发布日期：2009-09-20
    • 文件大小：2mb
    • 提供者：skywater928

  1. uboott移植实验手册及技术文档

  2. 实验三 移植U-Boot-1.3.1 实验 【实验目的】 了解 U-Boot-1.3.1 的代码结构，掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台类型 （1）解压文件 #tar jxvf u-boot-1.3.1.tar.bz2 （2）进入 U-Boot源码目录 #cd u-boot-1.3.1 （3）创

  3. 所属分类：Flash

    • 发布日期：2010-01-28
    • 文件大小：2mb
    • 提供者：yequnanren

  1. DSP控制器原理及其在运动控制系统中的应用.pdf

  2. 为了满足高性能运动控制系统的开发需要，结合工程上的实际应用，本书介绍了数字信号处理器的发展概况和美国德州仪器（TI）等公司生产的DSP芯片的特点，以及运动控制系统的发展概况，并对现有的系统实现方法作了对比；在此基础上，详细介绍了TI公司生产的TMS320x24x系列DSP控制器的芯片结构、功能外设、指令系统、集成开发环境和系统开发、调节工具等内容；通过对无刷直流电动机控制器、交流伺服电动机控制器等实现方案的设计思路和程序代码的翔实介绍，对利用x24x系列DSP控制器进行系统开发过程中出现的主要

  3. 所属分类：硬件开发

    • 发布日期：2010-05-31
    • 文件大小：12mb
    • 提供者：hzvulture

  1. 骏龙科技内部alera文章

  2. 本文件是骏龙科技内部alera文章，主要讲解了alera公司出的各种软件的一些使用及说明。文献列表： 1.Altera与Xilinx两家FPGA同在一个JTAG链中的配置方法_王晓斌 2.Cyclone 与Spartan-3对比 3.JTAG控制电路的研究_邓旭 4.MAX II的安全保密性能_王晓斌 5.Modelsim6.0 PLL仿真步骤_王晓斌 6.Quartus II管脚锁定后的检查方法_王晓斌 7.Quartus II中上拉电阻的设置方法_王晓斌 8.QuartusII软件中时钟F

  3. 所属分类：硬件开发

    • 发布日期：2010-08-07
    • 文件大小：4mb
    • 提供者：ppabcdqq

  1. NIOSII那些事儿

  2. 第一章 硬件开发 一、前言 二、建立工程 三、构建NIOS II软核 1. 构建CPU模块 2. 建立SDRAM模块 3. 建立Avalon三态桥 4. 建立CFI模块 5. 建立SYSTEM ID 6. 建立JTAG UART 7. 配置及编译NIOS II 8. 分配管脚 四、建立锁相环PLL模块 五、调整FLASH引脚 六、TCL脚本文件 七、配置工程 八、下载程序 第二章 软件开发 一、回顾 二、摘要 三、NIOS II IDE简介 四、建立软件工程 五、编译 六、运行 第三章 程序下

  3. 所属分类：硬件开发

    • 发布日期：2011-06-03
    • 文件大小：7mb
    • 提供者：shezhe9

  1. USB3300-带 ULPI 低引脚接口的高速 USB 主机、设备或 OTG PHY

  2. USB-IF高速;，经认证符合通用串行总线规范修订版 2.0 接口在 8 位模式下与 ULPI 规范修订版 1.1 兼容 工业标准 UTMI+ 低引脚接口 (ULPI) 可将 54 UTMI+ 信号转换为标准的 12 引脚链路控制器接口 54.7mA 未配置电流（典型情况）— 适用于总线供电的应用 83uA 挂起电流（典型情况）— 适用于电池供电的应用 闭锁性能超过 150 mA（每 EIA/JESD 78），Class II ESD 防护水平达 ±8kV HBM（在不使用外部保护设备的情况下

  3. 所属分类：硬件开发

    • 发布日期：2012-09-18
    • 文件大小：391kb
    • 提供者：china99788

  1. S3C2440全套中文手册.pdf

  2. 引言 此用户手册描述的是三星公司的 16/32 位精简指令集（RISC）微处理器 S3C2440A 。三星公司的 S3C2440A 为手持设备和普通应用提供了低功耗和高性能的小型芯片微控制器的解决方案。为了降低整体系统成本，S3C2440A 还提供了以下丰富的内部设备。 S3C2440A 基于 ARM920 T 核心，0.13 µm 的CMOS 标准宏单元和存储器单元。低功耗，简单，精致，且全静 态设计特别适合于对成本和功率敏感型的应用。它采用了新的总线架构如先进微控制总线构架（AMBA ）。

  3. 所属分类：嵌入式

    • 发布日期：2012-10-20
    • 文件大小：11mb
    • 提供者：tstkey

  1. STM32低功耗三种方式唤醒

  2. 1设计要求 要求系统按如下方式进入和退出睡眠模式： 在系统启动2秒后，将RTC在3秒钟之后配置为产生一个报警事件，接着通过WFI指令使系统进入停机模式。 如果要唤醒系统到正常模式，可通过按Key按钮；否则，在3秒钟后，会产生RTC报警中断自动将系统唤醒。 一旦退出停机模式，系统时钟被配置成先前的状态（在停机模式下，外部高速振荡器HSE和PLL是不可用的）。 经过一段延时之后，系统将再次进入停机状态，并可按上述操作无限重复。 2 硬件电路设计 硬件电路采用与7.1小节应用实例一样硬件电路，可见图

  3. 所属分类：C/C++

    • 发布日期：2014-04-16
    • 文件大小：305kb
    • 提供者：u010411775

  1. ADF4350_PLL寄存器配置软件

  2. ADF4350频率合成器寄存器配置软件比较难找，不好下载，而此软件和ADIsimPLL想配合设计PLL非常方便。

  3. 所属分类：硬件开发

    • 发布日期：2014-04-23
    • 文件大小：20mb
    • 提供者：u013163666

  1. 富士通MB95310L/370L系列单片机中文硬件手册

  2. 极其详细的富士通F2MC-8FX8位微控制器MB95310L/370L系列单片机中文硬件手册。目录： 第1章概要 ................................................................................................... 1 1.1 MB95310L/370L 系列特性 ...................................................................

  3. 所属分类：嵌入式

    • 发布日期：2014-11-10
    • 文件大小：10mb
    • 提供者：lexus500

  1. FPGA嵌入式项目开发三位一体实战精讲

  2. 《FPGA嵌入式项目开发三位一体实战精讲》以项目背景为依托，通过大量实例，深入浅出地介绍了FPGA嵌入式项目开发的方法与技巧。全书共分17章，第1～3章为开发基础知识，简要介绍了FPGA芯片、编程语言以及常用开发工具，引导读者技术入门；第4～17章为应用实例，通过14个实例，详细阐述了FPGA工业控制、多媒体应用、消费电子与网络通信领域的开发原理、流程思路和技巧。实例全部来自于工程实践，代表性和指导性强，读者通过学习后举一反三，设计水平将得到快速提高，完成从入门到精通的技术飞跃。 《FPGA嵌

  3. 所属分类：硬件开发

    • 发布日期：2015-02-11
    • 文件大小：47mb
    • 提供者：wing58fly

  1. 定为两发两收MIMO射频子卡FMC202用户手册_2016.1.pdf

  2. FMC202是定为电子推出的一款基于VITA57.1 FMC架构，双通道2发量收MIMO零中频射频板卡。其主要参数为：射频频段70MHz-6GHz，单通道带宽56MHz，AD/DA均为2~61.44MHz软件可配置，支持TDD和FDD两种模式，支持板载TCXO和PLL。FMC202与定为电子uSDR系列基带板卡配套可快速搭建软件无线电平台，目前已我们已经基于此平台完成了QPSK、16QAM和LTE数字链路的研发，并通过了语音、视频和文件等业务验证。

  3. 所属分类：硬件开发

    • 发布日期：2016-08-15
    • 文件大小：908kb
    • 提供者：xuxueming

  1. CodeLoader4Setup- v4.20.2.exe

  2. TI的codeload4配置软件，实现Ti的lmx系列，lmk系列PLL时钟芯片的寄存器配置软件、

  3. 所属分类：硬件开发

    • 发布日期：2019-02-27
    • 文件大小：4mb
    • 提供者：qq_30435497

  1. TICS Pro Install, Ver 1.6.9.exe

  2. TI公司的工具软件TICS Pro Install, Ver 1.6.9, 2018-12-11.exe，主要实现PLL，VCO等TI系列的lmk，lmx等时钟芯片寄存器配置

  3. 所属分类：硬件开发

    • 发布日期：2019-02-27
    • 文件大小：30mb
    • 提供者：qq_30435497

  1. Zynq-7000&ZynqMP;启动配置和启动文件.pdf

  2. Zynq-7000&ZynqMP;启动配置和启动文件，讲述了Zynq-7000&ZynqMP;的一些基本配置和简单应用方法。保留 SD 0 保留 PLL模式 使用PII 0 旁路PLL MIO第0组电压 2.5V/3.3V MIO第1组电压 2.5V/3.3V L 8V 1.2.2 Zynq UltraScale+ MPSoC 启动模式如表1.2所示。 表1.2 Boot modes MIO Non Secure Signed Mode Descr iption M Location Secur

  3. 所属分类：C

    • 发布日期：2019-07-16
    • 文件大小：1mb
    • 提供者：qq_37680897

  1. CodeLoader4Setup, v4.20.2, 2015-12-20 ini, snac014.exe

  2. TI的codeload4配置软件，实现Ti的lmx系列，lmk系列PLL时钟芯片的寄存器配置软件。I的 CODELOADER 软件下载功能可以帮助用户开始并且加速产品设计,缩短产品上市时间。TI为您提供软件说明和特性,并附上支持文档和其他资源。

  3. 所属分类：硬件开发

    • 发布日期：2020-01-31
    • 文件大小：4mb
    • 提供者：fxwmeic

  1. AM335Bootload流程分析.pdf

  2. AM335Bootload流程分析，描述了uboot的启动过程和主要函数的调用过程根据am335X的芯片技术手册,获取图三,此图为芯片上电时序要求。满足该要求方法有: 可以选用特定的PMC,乜可以使用分离电源芯片,但必须严格要求上电时序。而PMC在设计上 简单,可参考T的电源芯片设计。 Figure 26-2 Public ROM Code Boot Procedure From public startup Dead loop in public VDDS RTC Set up the boo

  3. 所属分类：嵌入式

    • 发布日期：2019-10-31
    • 文件大小：820kb
    • 提供者：qq_36310253

  1. EES303 e-elements.pdf

  2. Artix-7核心板是依元素科技有限公司（E-elements）基于最新的Artix-7 FPGA研发的面向学生竞赛的数字电 路开发平台。该平台提供了可靠的基础配置，节约了开发时间，丰富的扩展接口也保证了学生在创新设计 上的需要。Contents 1目录 1.11概述 122板卡供电 1.33时钟和复位 144FPGA配置 1.55通用IO接口 1.66USB-UART/JTAG接口 1.77SRAM接口 6 188PMOD接口 ··.· 7 1.99FX8接口 1.1010EES353(底板)

  3. 所属分类：硬件开发

    • 发布日期：2019-08-31
    • 文件大小：3mb
    • 提供者：qq_42560911

  1. LATTICE开发板原理图测试代码软件使用以及中文资料2.pdf

  2. [原创] LATTICE开发板原理图测试代码软件使用以及中文资料 [复制链接]器件的主要特性 非易失,无限次重构 瞬时上电,数微秒 单片,无外部配置存储器 很高的设计安全性,不能戳取位流 用数毫秒重构基于SRM的逻辑 通过系统配置和JTAG口对SRM和非易失存储器编程 支持非易失存储跽的后台编程 睡眠模式 静态电流减小100倍 TransFR重构 系统正常工作时,可进行现场更新逻辑 大量I/0 -256到2280查找表 73到271个I/(0,有多种封装选择 支持密度迂移 无铅的、符合ROHS标

  3. 所属分类：专业指导

    • 发布日期：2019-08-31
    • 文件大小：446kb
    • 提供者：drjiachen
« 12 »