皮斯文斯特 该Python库检查SystemVerilog文件，以确定定义了哪些模块以及实例化了哪些模块。 后端使用 ，它对SystemVerilog 2017有很好的支持。 目的 Verilog语言包含用于定义配置和库的功能。 但是，开源工具甚至某些商业综合工具都没有很好地支持这些功能。 通过提取在文件中定义和实例化的模块列表，用户可以通过在Verilog外部构建自己的设计层次结构，然后将该文件列表传递回模拟器/综合工具来解决此问题。 安装 可以通过pip安装此软件包： > pip