注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. sram_test.v

  2. 用verilog语言写的sram测试程序。可以用来测试开发板上的sram模块功能

  3. 所属分类：其它

    • 发布日期：2010-12-14
    • 文件大小：6kb
    • 提供者：chenzhi2012

  1. 自己写的Verilog测试issi的sram，20ns内完成读写

  2. 自己写的Verilog 用case语句计算频率，在20ns 完成sram的读写，整个工程，xilinx ise 编译测试通过，

  3. 所属分类：其它

    • 发布日期：2012-03-06
    • 文件大小：373kb
    • 提供者：mynameislinduan

  1. usb读写控制

  2. 测试程序功能是，配合CY68013 的slave fifo 接口时序，完成接收从主机下传的 60Kbyte （61440byte）数据，写入板上SRAM 里，然后从板上 SRAM 中读出，再上传至主机。整个传输过 程通过CY68013 的slave fifo 来交互

  3. 所属分类：C++

    • 发布日期：2013-03-18
    • 文件大小：652kb
    • 提供者：lxc12170

  1. Sram读写简单测试

  2. FPGA对SRAM的简单读写测试，用的是Cyclone系列芯片，两个按钮控制对ISSI25616的写入和读出。先写入一个数据，再读出这个数据，如果读出的数据与写入的相同，则LED灯亮。由此可以让初学者对SRAM的读写有一个了解。

  3. 所属分类：硬件开发

    • 发布日期：2013-03-24
    • 文件大小：201kb
    • 提供者：xintt

  1. STM32F103ZET6外扩SRAM的读写测试程序

  2. STM32F103ZET6外扩SRAM的读写测试程序.测试SRAM的硬件问题,或做为外部SRAM的参考例程

  3. 所属分类：C

    • 发布日期：2014-06-03
    • 文件大小：1mb
    • 提供者：xidianhunhun

  1. fpga外部sram写测试

  2. fpga外部sram写测试 通过逻辑分析仪查看数据

  3. 所属分类：硬件开发

    • 发布日期：2014-08-19
    • 文件大小：21mb
    • 提供者：qq_19344569

  1. DM9000中文数据手册

  2. dm9000最详细的中文数据手册 最全的中文 DM9000A数据手册 目 录 1. 概述 5 2. 模块图 5 3. 特性 5 4. 引脚配置 6 4.1（16位模式） 6 4.2（8位模式） 7 5. 引脚描述 7 5.1处理器接口 7 5.1.1 8位模式引脚 8 5.2 EEPROM接口 8 5.3时钟引脚 9 5.4 LED接口 9 5.5 10/100 PHY/Fiber 9 5.6其他 10 5.7电源引脚 10 5.8捆绑引脚列表（Strap pins table） 10 6.

  3. 所属分类：嵌入式

    • 发布日期：2017-07-07
    • 文件大小：1mb
    • 提供者：cuixiaocui436

  1. 片外SRAM读写测试代码，亲测可用

  2. 片外SRAM的读写操作，本文代码使用的为DE2开发板，IS61LV25616AL 的SRAM进行读写，测试可正常使用

  3. 所属分类：硬件开发

    • 发布日期：2018-07-21
    • 文件大小：563kb
    • 提供者：cherishzzz

  1. SRAM读写测试Verilog/VHDL程序

  2. SRAM读写测试实验程序： 该程序实现了对SRAM的每一个地址进行遍历读写操作，然后比对读写前后的数据是否正确，最后通过一个LED灯的亮灭进行指示。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

  3. 所属分类：硬件开发

    • 发布日期：2018-08-01
    • 文件大小：200kb
    • 提供者：u013344371

  1. FPGA读写 IS61LV25616AL的verilog程序

  2. 使用verilog编写的IS61LV25616AL的SRAM读写程序，程序在XSC3S400开发板上测试过，可以完成读写工作，另外附带IS61LV25616AL的数据手册

  3. 所属分类：硬件开发

    • 发布日期：2018-08-25
    • 文件大小：57kb
    • 提供者：qq_35626638

  1. LATTICE开发板原理图测试代码软件使用以及中文资料2.pdf

  2. [原创] LATTICE开发板原理图测试代码软件使用以及中文资料 [复制链接]器件的主要特性 非易失,无限次重构 瞬时上电,数微秒 单片,无外部配置存储器 很高的设计安全性,不能戳取位流 用数毫秒重构基于SRM的逻辑 通过系统配置和JTAG口对SRM和非易失存储器编程 支持非易失存储跽的后台编程 睡眠模式 静态电流减小100倍 TransFR重构 系统正常工作时,可进行现场更新逻辑 大量I/0 -256到2280查找表 73到271个I/(0,有多种封装选择 支持密度迂移 无铅的、符合ROHS标

  3. 所属分类：专业指导

    • 发布日期：2019-08-31
    • 文件大小：446kb
    • 提供者：drjiachen

  1. 基于SRAM批量读写的UART bulk测试

  2. 本文章是关于Xilinx FPGA入门课程，主要内容是基于SRAM批量读写的UART bulk测试

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：51kb
    • 提供者：weixin_38616033

  1. 嵌入式系统/ARM技术中的瑞萨开发新技术，65nm嵌入式SRAM稳定运行

  2. 瑞萨科技(Renesas)公司日前宣布开发出一种有助于采用65nm制造工艺生产的SRAM(静态随机存取存储器)实现稳定运行的技术。新技术采用了一种直接图形成型布局和读辅助及写辅助电路，以克服采用精细特征工艺技术时由于晶体管固有特性可变性带来的SRAM不稳定问题。尤其是，该技术解决了与门限电压(Vth)有关的诸如晶体管导通或关断时出现的边线电压的重要问题。       采用65nm工艺的据称全球面积最小(0.494μm2)的存储单元测试芯片包含一个8Mbit 6晶体管型SRAM，利用该芯片对稳定

  3. 所属分类：其它

    • 发布日期：2020-11-30
    • 文件大小：55kb
    • 提供者：weixin_38690017

  1. 赛普拉斯推出首款QDRII+/DDRII+ SRAM器件，带宽翻倍

  2. 赛普拉斯半导体公司(CYPRESS Semiconducot)推出业界首款四数据速率II+(QDRII+)和双数据速率II+ (DDRII+)SRAM器件，据称是世界上密度最高带宽最大的存储器件，比现有QDRII和DDRII的系统级带宽大50%。这些存储器加速了各种数据密集产品的读写功能，可用于交换机、路由器、服务器、存储设备、无线基站和测试设备。        QDRII+和DDRII+的工作速率高达500MHz，带宽高于QDRII和DDRII，他们均使用相同占位引脚，封装形式为165引脚

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：34kb
    • 提供者：weixin_38608866

  1. 赛普拉斯推出QDRII+和DDRII+ SRAM器件

  2. 赛普拉斯半导体公司推出业界首款四数据速率II+ (QDRII+)和双数据速率II+ (DDRII+) SRAM器件。这些存储器芯片是世界上密度最高带宽最大的，比现有QDRII和DDRII的系统级带宽大50%。这些存储器加速了各种数据密集产品的读写功能，可用于交换机、路由器、服务器、存储设备、无线基站和测试设备。 　　QDRII+和DDRII+的工作速率高达500MHz，带宽高于QDRII和DDRII，他们均使用相同占位引脚，封装形式为165引脚FBGA封装。这些SRAM的引脚与其它QDR联盟

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：34kb
    • 提供者：weixin_38612304

  1. 瑞萨 采用65nm工艺的SRAM

  2. 美国夏威夷火努鲁鲁举行的超大规模集成电路（VLSI）2006年专题研讨会上，瑞萨科技公司宣布，开发出一种有助于采用65nm（65纳米）制造工艺生产的SRAM（静态随机存取存储器）实现稳定运行的技术。新技术采用了一种直接图形成型布局和读辅助及写辅助电路，以克服采用精细特征工艺技术时由于晶体管固有特性可变性带来的SRAM不稳定问题。尤其是，该技术解决了与门限电压（Vth）有关的诸如晶体管导通或关断时出现的边线电压的重要问题。 采用65nm工艺的全球面积最小（0.494μm2）的存储单元测试芯片包

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：57kb
    • 提供者：weixin_38572979

  1. Cypress QDR II+和DDRII+ SRAM系列

  2. 赛普拉斯半导体公司 (Cypress Semiconductor Corp.) 宣布其已开始提供业界首款Quad Data Rate II +(四倍数据率II+)和DDRII+（双倍数据率II+）SRAM系列器件样片。该新型存储器芯片提供了全球最高密度和最高带宽，比现有的QDRII 和DDRII产品的系统级带宽提高50%之多。这些新型存储器将加速各种数据密集型应用的读写功能，其中包括交换机、路由器、服务器、存储设备、无线基站和测试设备等。 　　 　　采用165 引脚 FBGA 封装的QDRII+

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：48kb
    • 提供者：weixin_38529251

  1. 单向双端口SRAM的测试算法

  2. 引 言 　　单向双端口SRAM是一种专用的存储器，它具有独立的写地址总线和读地址总线，不仅可以实现单端口的读写，还可以对不同地址的存储单元进行同时读写操作，提高了SRAM的性能。本文分析了单向双端口SRAM的失效模式，并描述了相应的基于字的检测算法。 存储器模型 　　图1表示了3×3的单向双端口SRAM模块的结构示意图，输入为读地址总线、写地址总线和输入数据总线，输出为输出数据总线。每一个存储单元都有四个端口，分别是数据写入(BW)，数据读出(BR)，写地址端口(WA)和读地址端

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：215kb
    • 提供者：weixin_38710198

  1. 基于稳定且节省区域的嵌入式SRAM的写缓冲区设计，适用于闪存应用

  2. 本文提出了一种用于闪存中写缓冲器应用的嵌入式SRAM设计。 写缓冲区是实现的- 配备了新提出的自适应定时控制电路，节省面积的感应锁存电路和6个T SRAM单元单元。 在面积为135 µm×180 µm的2 kb SRAM宏中实现并应用到具有以下功能的128 Mb NOR闪存中： SMIC 65 nm NOR闪存过程。 仿真和芯片测试结果均表明SRAM写入缓冲区是有益的。 对高密度闪存设计至关重要。

  3. 所属分类：其它

  1. 一种读写分离结构的SRAM译码器设计

  2. 基于40 nm超低电压标准（40ULP）CMOS工艺，设计了一种读写分离的SRAM译码器电路结构，得到了具有更小的版图面积和功耗的新型SRAM电路，同时结合读写辅助电路改善了因工艺节点减小产生的数据存储不稳定问题。通过在0.9 V工作电压、200 MHz工作频率下对SRAM 6T结构存储单元进行测试。与使用传统译码器SRAM相比，写周期内动态功耗减小约29.17%，译码器版图面积减小约59.9%。实验结果表明：本结构在保证读写稳定性的基础上不仅提高了存储器的性能，并且减小了面积。

  3. 所属分类：其它

« 12 »