注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 自动售货机

  2. 本例程使用状态机设计自动售货机，内含有tb文件和仿真波形截图

  3. 所属分类：硬件开发

    • 发布日期：2012-12-23
    • 文件大小：3mb
    • 提供者：hh608

  1. ROM verilog代码

  2. ROM Verilog源代码，通过验证，含有".tb"文件以供测试使用

  3. 所属分类：硬件开发

    • 发布日期：2013-06-27
    • 文件大小：29kb
    • 提供者：u011201343

  1. SPI FLASH 仿真模型

  2. 镁光的SPI FLASH仿真模型，里面带有tb文件，脚本。可以直接仿真

  3. 所属分类：硬件开发

    • 发布日期：2015-08-20
    • 文件大小：107kb
    • 提供者：wolfhunterhu

  1. Verilog数字钟

  2. 用Verilog实现能调时的数字钟。带有仿真tb文件

  3. 所属分类：硬件开发

    • 发布日期：2015-11-25
    • 文件大小：5kb
    • 提供者：u010176786

  1. FPGA SDRAM 的突发读写

  2. SDRAM 的突发读写控制 实现连续突发读写知道完成预设长度 手册上要求连续刷新两次 考虑到效率 改为刷新一次（完全可以实现刷新功能）包含初始化功能 tb文件

  3. 所属分类：硬件开发

    • 发布日期：2018-06-13
    • 文件大小：7kb
    • 提供者：bianqin2436

  1. verilog CRC32 and the file named tb for it

  2. CRC32用来完成信号的校验（信号传输过程中存在电磁干扰等原因导致传输数据发送错误）。使用组合逻辑实现来加速校验且资源包含其tb文件。

  3. 所属分类：硬件开发

    • 发布日期：2018-06-13
    • 文件大小：2kb
    • 提供者：bianqin2436

  1. verilog实现OFDM基带

  2. verilog实现OFDM基带 开发工具：Quartus II 15.0 (64-bit) Modelsim SE-64 10.2c FPGA型号： Cyclone V SX SoC—5CSXFC6D6F31C6N 硬件平台：SoCKit( Cyclone V) + ARRADIO(AD9361) 目录说明 matlab_sim : ofdm基带发送部分matlab仿真代码 scr ipts : Modelsim功能仿真脚本文件 sim ：Modelsim功能仿真工作目录及输出结果 sourc

  3. 所属分类：电信

    • 发布日期：2018-10-28
    • 文件大小：32mb
    • 提供者：weixin_40640020

  1. 基于FPGA的CORDIC算法实现-Vivado Verilog

  2. 基于FPGA的CORDIC算法实现-Vivado2018开发环境， Verilog语言编写，带TB文件，已经在ModelSim中仿真通过。

  3. 所属分类：硬件开发

    • 发布日期：2018-11-01
    • 文件大小：82mb
    • 提供者：pieces_thinking

  1. 乘法器的Verilog实现

  2. 包含有符号乘法器以及无符号乘法器的Verilog源码，同时带有tb文件用于仿真测试，在Vivado和Modelsim上验证通过

  3. 所属分类：硬件开发

    • 发布日期：2018-12-07
    • 文件大小：2kb
    • 提供者：qq_37089026

  1. 除法器的Verilog实现

  2. 包含有符号除法器以及无符号除法器的Verilog源码，同时带有tb文件用于仿真测试，在Vivado和Modelsim上验证通过

  3. 所属分类：硬件开发

    • 发布日期：2018-12-07
    • 文件大小：3kb
    • 提供者：qq_37089026

  1. fifo ip核在ise平台下实现

  2. ise平台下调用fifo IP核的实现，包含verilog代码，tb文件以及.do文件；并且添加了所需要的仿真库。

  3. 所属分类：硬件开发

    • 发布日期：2019-03-14
    • 文件大小：1mb
    • 提供者：kaituozheing

  1. Verilog原码二位乘法器

  2. Verilog原码二位乘法器，其中两个操作数位宽为5。文件中含解释文档，代码中含tb文件和详细注释。配合https://blog.csdn.net/qq_42334072/article/details/105928385食用更佳

  3. 所属分类：硬件开发

    • 发布日期：2020-05-05
    • 文件大小：1mb
    • 提供者：qq_42334072

  1. uart串口verilog源码及详细设计

  2. 包含了原码和tb测试文件，代码注释详细。配合博客https://blog.csdn.net/qq_42334072/article/details/105862599食用更佳

  3. 所属分类：硬件开发

    • 发布日期：2020-04-30
    • 文件大小：2mb
    • 提供者：qq_42334072

  1. Nitro-Parts-lib-SPI-master.rar

  2. 串行外设接口SPI master和slave verilog代码，支持极性和相位共4种mode，含tb文件和Makefile文件

  3. 所属分类：硬件开发

    • 发布日期：2020-02-13
    • 文件大小：5kb
    • 提供者：sunzengzhen

  1. randomFren.zip

  2. 说明：硬件代码实现了一个基于AER手写体图像识别的电路系统，仿真代码包含了训练和测试，识别率在77.2 1.src verilog电路代码 2.tb systemVerilog的仿真代码，Verilog仿真不是很方便，所以这里使用了systemVerilog进行仿真 3.lib 包含了仿真需要图像文件

  3. 所属分类：机器学习

    • 发布日期：2019-10-14
    • 文件大小：12mb
    • 提供者：qq_32625637

  1. verilog代码风格VerilogCodingStyle

  2. verilog代码风格VerilogCodingStyle目录 Verilog hdl程序风格指导 目录 1.引言. 般的指导方针 命名规则 注释 格式 ·· 有限状态机实现风格 文件和目录结构 13444566777 3.逻辑实现.. 设计方法 组合逻辑… 时序逻辑 4. Verilog结构 赋值 always块 ······:4·····.·····.+·::·:···+·4··· ..···· 语句 if-then-else语句 端口声明 13 函数( function)和任务(task)

  3. 所属分类：硬件开发

    • 发布日期：2019-09-02
    • 文件大小：466kb
    • 提供者：drjiachen

  1. DES算法的verilog实现

  2. DES加密算法，是老美七八十年代发明的算法，但在当今仍然具有很高的使用价值。本设计用verilog代码编写，压缩包内包含.v文件和tb.v文件，利用网络上提供的资源进行测试，结果正确

  3. 所属分类：网络安全

    • 发布日期：2020-06-25
    • 文件大小：151kb
    • 提供者：weixin_42581825

  1. fir_parallel_df.zip

  2. 并行15阶FIR滤波器，MABLAB和Verilog代码都全，tb文件也有，modslsim仿真没问题

  3. 所属分类：电信

  1. FPGA实现流水灯Verilog代码及tb文件

  2. FPGA实现流水灯Verilog代码及tb文件，包括两种方法实现的流水灯和一种方法实现的呼吸灯，以及其激励文件

  3. 所属分类：电信

    • 发布日期：2020-11-22
    • 文件大小：1kb
    • 提供者：m0_52040183

  1. python-to-verilog:为给定的Moore FSM生成Verilog源文件和testbench文件-python source file

  2. 描述 python程序获取一个描述状态机的配置文件，并为其生成源文件和verilog测试平台文件。 输入状态机配置 在出样本输入状态机文件 输入测试文件名 检查样本输入测试文件 怎么跑 Verilog源文件生成—要生成源文件module是module的名称以及生成的Verilog文件 ./main.py -s sm_conf -m module_name 使用IVerilog进行编译—使用icarus verilog编译verilog文件修改testbench文件tb.v以更新模块DUT名称，

  3. 所属分类：其它