注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字抢答器（数字电路）毕业论文

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：专业指导

    • 发布日期：2009-09-16
    • 文件大小：56320
    • 提供者：xingyuetingzhu

  1. 八路智力竞赛抢答器 EWB设计

  2. 智力竞赛抢答器是一个可供八个参赛组进行智力竞赛的电路装置，该装置由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛组的输入信号在LED数码管上显示输出。

  3. 所属分类：专业指导

  1. 微机原理与接口技术试题和答案（共ABC三套）

  2. 试卷编号： ( A )卷 课程编号： H61030010 课程名称： 微机原理与接口技术 考试形式： 闭卷 适用班级： 姓名： 学号： 班级： 学院： 信息工程 专业： 计算机科学技术 考试日期： 题号 一 二 三 四 五 六 七 八 九 十 总分 累分人 签名 题分 15 20 10 20 15 20 100 得分 考生注意事项：1、本试卷共 6页，请查看试卷中是否有缺页或破损。如有立即举手报告以便更换。 2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。 一、 填空题(每空 1 分，

  3. 所属分类：嵌入式

  1. 呼叫系统块等配合来实行现

  2. 本设计是是要实现一个分优先级的呼叫系统。通过优先编码器74148来模拟病房号编码，再通过译码显示器显示最高优先级的病房号。当有病房呼叫时信号通过逻辑门低电平触发器由555构成的单稳态触发器而发出5秒的呼叫声。由呼叫信号控制晶闸管从而控制对应病房报警灯的关亮。以上按复位键R可复位。整个系统可拆分成三个模块：5秒呼叫模块、呼叫显示模块、优先显示模块，这些可以完成本次设计的基本功能。同是还需要存储处理模块与优先显示模块等配合来实行现

  3. 所属分类：专业指导

    • 发布日期：2010-01-04
    • 文件大小：37888
    • 提供者：gang116

  1. 医院病人紧急呼叫系统

  2. 用D锁存器锁存再通过一个8线—3线优先编码器4532对模拟病房号编码，再通过译码器4511译出模拟的最高级病房号，当有病房呼叫时信号通过译码器和逻辑门触发由555构成的单稳态触发器从而发出5秒钟的呼叫声。由呼叫信号控制晶闸管从而控制对应病房报警灯的关亮。以上按触发器复位键S可复位。整个系统可拆分成三个部分：5秒呼叫模块，优先编码显示模块，呼叫显示模块，这些可完成本实验基本功能。

  3. 所属分类：专业指导

    • 发布日期：2010-01-12
    • 文件大小：799744
    • 提供者：lgy19880702

  1. 74LS系列集成块功能介绍

  2. 74LS系列集成块功能介绍 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：14680064
    • 提供者：xue041480

  1. application/msword

  2. 在计算机支持的信息技术时代，电子技术日益数字化，数字电路以其的基本单元简单化，应用单元标准化、模块化、通用化的特点，长驱直入地深入到电力、通讯、计算机、家电、机械等行业的应用。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路

  3. 所属分类：专业指导

    • 发布日期：2010-03-29
    • 文件大小：303104
    • 提供者：abcde12346789

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2010-04-15
    • 文件大小：340992
    • 提供者：monml

  1. 数字抢答器(数字电路)

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参 赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电 路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。 经过布线、焊接、调试等工作后数字抢答器成形

  3. 所属分类：专业指导

    • 发布日期：2010-04-21
    • 文件大小：330752
    • 提供者：lcx87

  1. VHDL 程序举例,设计很多基础试验

  2. 最高优先级编码器、8位相等比较器 、优先编码器、8位大小比较器 、8位总线收发器：74245 （注2）、地址译码（for m68008） 、三人表决器（三种不同的描述方式） LED七段译码 （注1） 、多路选择器（使用if－else语句）、双2－4译码器：74139 、多路选择器（使用when－else语句）、汉明纠错吗编码器 、多路选择器（使用select语句）、汉明纠错吗译码器 、加法器描述 、四D74175 用状态机实现的计数器 、简单的锁存器、各种功能的计数器 、简单的12位寄存器 模

  3. 所属分类：专业指导

    • 发布日期：2010-05-15
    • 文件大小：68608
    • 提供者：e21702924h

  1. 数显抢答器开题报告 Multisim

  2. Multisim软件仿真八路数显抢答器 译码电路 报警殿宇 优先编码器 时序控制电路 设计原理图

  3. 所属分类：嵌入式

    • 发布日期：2010-05-20
    • 文件大小：49152
    • 提供者：hechunhua624

  1. Multisim10实验电路图（26个）（原创）

  2. 都是本人做的实验，内含以下文件： 555.ms10 Circuit1.ms10 Circuit2.ms10 CLOCK.ms10 实验2.ms10 实验3-一阶有源低通滤电路.ms10 实验3-减法运算电路.ms10 实验3-反相加法运算电路.ms10 实验3-反相比例运算电路.ms10 实验3-反相积分运算电路.ms10 实验3-微分运算电路.ms10 实验3-滞回比较器.ms10 实验3-过零电压比较器.ms10 实验6-乘法电路.ms10 实验6-函数发生电路.ms10 实验6-平方电路

  3. 所属分类：嵌入式

  1. 八路智力竞赛抢答器的设计

  2. 八路智力竞赛抢答器是一个可供八个参赛组进行智力竞赛的电路装置 ,该装置由主体电路与扩展电路组成 。 优先编码电路 、锁存器 、译码电路将参赛组的输入信号在显示器上输出 ; 用控制电路和主持人开关启动报警电路 ,以 上两部分组成主体电路 。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能 ,构成扩展电 路。本文详细介绍了抢答器的设计方案、功能及在设计过程中所做的改进。

  3. 所属分类：专业指导

    • 发布日期：2010-06-05
    • 文件大小：750592
    • 提供者：kuangkaifeng

  1. 集成块控制数码管显示的数字电子时钟 DXP设计电路图 PCB设计图

  2. 显示时、分、秒，当秒计数计满60时就向分进位，分计数器计满60后向时计数器进位，小时计数器按‘23翻0’规律计数。时、分、秒的计数结果经过数据处理可直接送显示器显示。当计时发生误差的时候可以用校时电路进行校正。数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用控制电路和调节开关对LED显示的时间进行调节

  3. 所属分类：专业指导

    • 发布日期：2010-06-28
    • 文件大小：382976
    • 提供者：xiaoyaoshow

  1. verilog HDL经典程序实例135例

  2. Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【

  3. 所属分类：嵌入式

    • 发布日期：2010-07-23
    • 文件大小：158720
    • 提供者：do622

  1. 数字抢答器设计报告 含电路图

  2. 优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出

  3. 所属分类：专业指导

    • 发布日期：2010-08-24
    • 文件大小：131072
    • 提供者：xiaoyaoshow

  1. 8路抢答器“整机图”

  2. 八路智力竞赛抢答器是一个可供八个参赛组进行智力竞赛的电路装置，该装置由主体电路与扩展电路组成。 优先编码电路、锁存器、译码电路将参赛组的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。本文详细介绍了抢答器的设计方案、功能及在设计过程中所做的改进

  3. 所属分类：专业指导

    • 发布日期：2010-11-17
    • 文件大小：427008
    • 提供者：jyjscs2

  1. 四路（八路）抢答器课程设计

  2. 在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器。通过抢答器的数显，灯光和音响等手段指示出第一抢答者。同时还可以设置定时、记分犯规及奖惩等多种功能。 本设计采用手动抢答的方式，有人抢答后，系统自动封锁其他人的抢答按钮，使其不能再抢答，从而实现抢答功能。 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实

  3. 所属分类：嵌入式

    • 发布日期：2010-12-22
    • 文件大小：130048
    • 提供者：tangshisong

  1. 八路数字电路抢答器课程设计

  2. 主要介绍用数电知识设计八路抢答器。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出，并与主持人开关相连接，即构成了抢答器的主体电路。经过布线、接线、调试等工作后数字抢答器成形。借助较少的外围元件完成抢答的整个过程，设计制作了八路抢答器，设计编程简单，容易理解掌握，且工作稳定可靠。总体电路简单，易于制作。可供8人或8个代表队抢答，并用7段数码管显示首先抢答者的组别号码，有人抢答后自动闭锁其他各路输入，禁止其他人抢答，使其他组的开关失去作用，而显示最先按下抢答键的组别号。只有当主持人

  3. 所属分类：专业指导

    • 发布日期：2010-12-26
    • 文件大小：258048
    • 提供者：huthrive

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：130048
    • 提供者：zhlyz2003
« 1 23 4 5 »