您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 嵌入式系统/ARM技术中的基于ARM和CPLD的可重构检测系统设计

  2. CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件,是从PAL和GAL器件发展出来的器件,相对而言规模大,结构复杂,属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆("在系统"编程)将代码传送到目标芯片中,实现设计的数字系统。   检测系统的可重构设计是检测技术的发展方向。可重构设计是指利用可重用的软硬件资源,根据不同
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:181248
    • 提供者:weixin_38608379
  1. 基于动态可重构FPGA的容错技术研究

  2. 文章对基于FPGA的动态可重构技术在容错领域的应用进行了研究。针对重构文件的大小,动态容错时隙的长短、资源利用率、实现的复杂性、模块间通信方式、冗余资源的比例与布局等方面的问题分析了一些方法的优缺点,针对突出的问题,提出了一种基于算法和资源多级分块的容错方法,可以在不影响系统工作的情况下完成基于动态重构的容错。这种方法结构简单,多项参数可以选择,尤其是粒度的可变性。冗余资源比例较低,重构时没有对模块外进行布线的要求,不会因重构造成延迟而降低系统的工作频率。
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:225280
    • 提供者:weixin_38705788
  1. 嵌入式系统/ARM技术中的一种改进的序列密码可重构处理结构设计

  2. 可重构计算(Reconfigurable Computing,RC),FPGA的可重构运算分为动态系统重构和静态系统重构。FPGA(现场可编程门阵列)动态重构技术,是指基于SRAM编程和专门结构的FPGA,在一定条件下,不仅具有在系统重新配置电路功能的特性,同时还具有在系统动态重构电路逻辑的能力。换言之,FPGA动态可重构技术就是对FPGA的全部或者部分逻辑资源实现在系统的动态的功能变换,动态可重构FPGA则是基于动态重构技术的一种可在系统实现动态配置的新型FPGA芯片。相对于静态系统重构,动态
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:208896
    • 提供者:weixin_38528888
  1. 基于平均Q因子的可重构光网络性能监控

  2. 提出了一种对可重构光网络的性能进行监控的新方法。该方法可在不需要时钟定时提取的条件下,通过异步眼图抽样法来选择恰当的抽样点间隔,并计算平均Q值,然后通过模拟仿真得出平均估计Q值和实际Q值之间的关系,从而得到被监测系统的Q值。此方法不但可以快速监测可重构多波长光网络的性能,而且比特率透明,结构简单,容易实现。
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:200704
    • 提供者:weixin_38657376
  1. 基于0.13微米CMOS工艺下平台式FPGA中可重构RAM模块的一种设计方法

  2. 本文介绍了基于0.13微米CMOS工艺下平台式FPGA中可重构RAM模块的一种设计方法。该RAM模块是一个16Kb的高速低功耗可重构模块,通过不同的配置信息,可以实现多种功能。重点介绍了一种用于可重构静态存储器的全新的存储器单元电路结构以及实现该静态存储器各种重构功能的电路结构。仿真结果表明我们设计的该存储器模块能够很好的实现各种重构功能,而且速度高,功耗较低。
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:156672
    • 提供者:weixin_38514660
  1. 动态可重构技术开始应用于数码相机

  2. 动态可重构(Dynamic Reconfigurable)技术的应用范围不断扩大。除了商用一体机及数码相机等高价位电子产品外,应用范围还扩展到了实际售价为1万日元左右的数码相机产品。
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:380928
    • 提供者:weixin_38731199
  1. 高清视频编码在可重构处理器中的映射实现(二)

  2. 相关资料: 高清视频编码在可重构处理器中的映射实现(一)       3.3 环内算法   环内算法主要包括残差、DCT、量化、哈达玛变换、反DCT、反量化、反残差等。本文主要介绍DCT和量化在可重构处理器中的映射,反DCT和反量化映射过程与两者类似,在此不再赘述。   3.3.1 DCT算法映射   整数变换编码主要是将运动补偿后的残差数据从时域变换到频域。H.264标准中采用的是基于4×4块的整数DCT变换。二维DCT的计算公式如下:   二维DCT 进行了两次相同的矩阵
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:104448
    • 提供者:weixin_38739900
  1. 高清视频编码在可重构处理器中的映射实现(一)

  2. 1 引 言   当前,高清视频编码应用对处理器的运算能力的要求越来越高。可重构处理器包含多个处理单元,可提供大数据带宽,完成大规模数据并行处理,兼顾应用的灵活性,可高效地执行密集型计算,逐渐成为高清视频处理领域的研究热点。   ReMAP是一款针对高清媒体应用的可重构处理器。其原型验证芯片基于SMIC 0.18μmLogic工艺设计,包含4×4个ALU单元,工作主频为150MHz,最高性能可达2.4GOPS.本文采用9×8个计算单元阵列规模的动态可重构处理器ReMAP,完成H.264高清视频
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:248832
    • 提供者:weixin_38514805
  1. 嵌入式系统/ARM技术中的基于国产多核处理器的可重构计算机设计(一)

  2. 摘要:为了解决基于并行总线结构的抗恶劣环境计算机通用性差的问题,提出了一种基于国产多核处理器的可重构计算机的设计方法,该方法包括了基于国产多核处理器的可重构计算机的主要设计思路和实现过程;在该方法中通过采用国产多核处理器提高了计算机性能,采用FPGA实现可重构设计,通过可重构设计在硬件完成生产后可以对计算机的功能重新构建,提高了计算机的通用性;目前,该方法应经投入应用,在应用过程中取得了良好的效果。   0 引言   当前国际先进抗恶劣环境计算机相关产品的具有一个显着特征,即采用由超大规模F
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:63488
    • 提供者:weixin_38676500
  1. 嵌入式系统/ARM技术中的基于国产多核处理器的可重构计算机设计(二)

  2. 相关信息: 基于国产多核处理器的可重构计算机设计(一)     2.1.1 器件选型   计算机器件的选型不仅关系到计算机的整体性能,更重要的是,直接影响到潜在用户目标系统在开发时硬件设计的复杂度。因此在完成预期功能要求的前提下,计算机元器件的选型应该充分的考虑计算机的应用环境,如元器件工作与存储的温度范围等。   2.1.2 内存设计   龙芯3A处理器上集成2个DDR2通道,每个通道支持的容量为1GB,两个通道共2GB.每个通道采用8颗16位位宽1GB的内存颗粒,两个通道共16颗
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:161792
    • 提供者:weixin_38653664
  1. 基于FPGA的可重构智能仪器设计

  2. 在可重构系统(ReconfigurableSystem)中,硬件信息(可编程器件的配置信息)也可以像软件程序一样被动态调用或修改。这样既保留了硬件计算的性能,又兼具软件的灵活性。尤其是大规模可编程器件FPGA的出现,实时电路重构思想逐渐引起了学术界的关注[3]。可重构的实现技术又很多种方式,包括DSP重构技术、FPGA重构、DSP+FPGA重构、可重组算法逻辑体系结构、可进化硬件(EHW)、本地重构/Internet远程重构、SOPC/SOC重构。
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:212992
    • 提供者:weixin_38587473
  1. 基于FPGA的可重构智能仪器设计[图]

  2. 基于FPGA的可重构智能仪器设计[图],摘要:传统测试仪器普遍存在生产出来后普通用户难以改变其相对固定的功能,无法满足多样性的测量。基于此本
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:174080
    • 提供者:weixin_38660802
  1. 一种基于NiosⅡ的可重构DSP系统设计[图]

  2. 一种基于NiosⅡ的可重构DSP系统设计[图],摘要:应用NiosⅡ嵌入式软核处理器所具有的可自定义指令的特点,本文提出了一种具有常规DSP功能的N
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:132096
    • 提供者:weixin_38665944
  1. MES的可重构在平面分段流水线上的应用研究

  2. 在对制造执行系统可重构理论分析的基础上,结合船舶平面分段流水线特点,从组织结构,车间制造资源,生产流程三个方面,探讨MES的可重构在平面分段流水线上的应用,发挥船舶分段制造分道作业的优势。
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:146432
    • 提供者:weixin_38635682
  1. 基于ARM与FPGA的可重构设计

  2. 可重构技术是指利用可重用的软硬件资源,根据不同的应用需求,灵活地改变自身体系结构的设计方法。常规SRAM工艺的FPGA都可以实现重构,利用硬件复用原理,本文设计的可重构控制器采用ARM核微控制器作为主控制器,以F
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:171008
    • 提供者:weixin_38620893
  1. 基于IP核及可重构设计的信息安全SoC芯片的实现

  2. 介绍了一款可重构信息安全SoC芯片的设计与实现,采用IP桥等可重构优化技术有效地整合了系统资源,使所设计的芯片性能更高、规模更小、功耗更低。
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:145408
    • 提供者:weixin_38638309
  1. 具有镜频抑制功能的可重构上变频器设计

  2. 介绍了一种带镜频抑制的可重构上变频器。它由FET混频器、压控振荡器(VCO)、低通滤波器及可调带通滤波器组合而成。这种上变频器能够将给定的中频信号变换成在一个宽的频率范围内期望的任意频率的射频信号,并保持高的镜频抑制水平。随着VCO输出频率的变化,镜频、本振和谐波频率同样发生变化并有可能产生混叠。
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:209920
    • 提供者:weixin_38733875
  1. 可编程模拟器件在接收机动态可重构结构中的应用设计

  2. 为进一步提高接收机的动态可重构性能,对基于可编程模拟器件的接收机前端结构进行了优化设计,并给出了具体的设计方案,证明了接收机前端动态可重构的可行性。
  3. 所属分类:其它

    • 发布日期:2020-10-18
    • 文件大小:240640
    • 提供者:weixin_38501916
  1. FPGA动态局部可重构中基于TBUF总线宏设计

  2. 目前,Xilinx公司提倡使用最新的EAPR(Early Access Partial Reconfiguration)方法实现FPGA动态局部可重构技术。该方法中用于可重构模块与其他模块之间通信的总线宏是基于Slice的,但这个方法只适用于Virtex-Ⅱ,Virtex-ⅡPro,Virtex-IV和Virtex-V等器件,对于Virtex,SpartanⅡ,SpartanⅢ等器件,只能使用基于TBUF的总线宏实现动态可重构技术,因此该文对基于TBUF的总线宏研究是有意义的。
  3. 所属分类:其它

    • 发布日期:2020-10-18
    • 文件大小:162816
    • 提供者:weixin_38752459
  1. 动态可重构的智能光载无线接入技术

  2. 文章认为动态可重构的智能光载无线网络可以融合光纤和无线接入系统,通过引入新的网络架构、媒体访问控制(MAC)协议、系统链路以及关键器件等系列新技术,满足通信网对高效、宽带以及灵活等特性的需求。 基于动态可重构的智能光载无线技术,文章在网络层提出适合智能光载无线技术的网络架构;在MAC层提出使光载无线MAC层的性能得到提升、保障联合资源的动态可管控的专用设计;在系统层提出在光域对射频信号进行处理、传输与控制的相关技术。文章还在器件方面提出利用特殊结构改善滤波、天线等性能的新技术。
  3. 所属分类:其它

    • 发布日期:2020-10-18
    • 文件大小:815104
    • 提供者:weixin_38689041
« 1 2 3 45 6 7 8 9 10 ... 50 »