注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 高性能可重构流水线ADC的设计与仿真

  2. 提出了一种14 bit、100 MS/s可重构流水线ADC的设计方案，在采样/保持电路、栅压自举开关、折叠式共源共栅运算放大器、可重构控制器等关键电路上均有明显改进，降低了非理想因素对系统的影响，保证了所设计的流水线ADC的指标实现，并对关键模块电路和ADC系统进行了仿真验证。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：358400
    • 提供者：weixin_38551059

  1. 一种基于VxWorks的可重构软件框架设计

  2. 介绍了一种基于VxWorks嵌入式操作系统的软件框架设计和实现。该软件框架是一种运行于操作系统和应用组件之间的中间件。它具有系统资源的管理及应用组件加卸载的能力。通过该框架实现了嵌入式软件可重构。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：217088
    • 提供者：weixin_38693419

  1. 一种频率可重构圆极化微带天线的设计

  2. 提出了一种新型频率可重构圆极化微带贴片天线的设计。采用一种方环形贴片结构，在贴片对称缝隙中添加4个RF MEMS开关，通过调节开关的通断来实现对天线频率的可重构。同时天线采用4馈点馈电来实现右旋圆极化波,并利用仿真软件HFSS 13.0对天线特性进行了仿真验证。仿真结果表明，在开关断开时，天线可接收GPS L1、GLONASS L1和BDS B1信号，在开关闭合时，天线可接收BDS B3信号，且天线的回波损耗和轴比都能满足要求。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：164864
    • 提供者：weixin_38649838

  1. 基于AES的可重构加密系统的FPGA设计

  2. 针对传统软件加密方法在速度和资源消耗上的不足，提出了基于AES高级加密标准的硬件设计方案。采用了目前流行的EDA技术，在FPGA芯片上实现一种可重构的加密系统，利用硬件描述语言实现加密算法中的移位、S盒置换函数、线性反馈移位寄存器等功能，设计输入、模型综合、布局布线、功能仿真都在Altera公司的Quartus II开发平台中完成，产生的下载文件通过Cyclone系列的FPGA芯片进行测试。实验结果表明，该系统具有独特的物理安全性和高速性。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：242688
    • 提供者：weixin_38708461

  1. 基于可重构技术的DSP任务动态加载方法研究

  2. 针对国产异构多核微系统中DSP处理器任务的调度和启动的需求，基于可重构技术，提出了一种DSP任务动态加载方法。利用DSP处理器的HPI接口作为程序注入接口，在FPGA芯片中构建了具有总线隔离机制的配置通路，在SPARC V8处理器中以软件驱动的形式，实现了DSP任务动态加载。测试结果表明，所提出的DSP任务动态加载方法用时135 ms即可完成280 KB大小的程序注入及DSP处理器的任务加载，满足微系统的实时性需求。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：405504
    • 提供者：weixin_38625448

  1. 一种频率可重构天线的设计

  2. 研究了一种基于对称结构的新型频率可重构微带贴片天线。通过在贴片上对称开槽加载PIN开关二极管，实现了良好的频率可重构特性。利用仿真软件HFSS13.0对天线进行仿真验证，仿真结果表明，天线可以很好地工作在DSC-1800、PCS-1900、UMTS 3个频段，且方向图几乎保持不变。此类的可重构天线非常适合于无线通信领域的应用。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：538624
    • 提供者：weixin_38678172

  1. GF(2)域上FSR+NLF类序列密码可重构处理结构设计

  2. 讨论了FSR+NLF类序列密码的可重构处理结构设计，包括总体结构设计、可重构FSR结构设计、可重构NLF结构设计以及互连网络结构设计。采用该结构的密码运算单元可以根据需要实现多种此类序列密码，具有结构简单、可扩展、运行速度高等特点。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：218112
    • 提供者：weixin_38625442

  1. 利用RapidIO技术搭建的可重构信号处理平台

  2. 军事领域常选择ADI公司的TS201芯片用于信号处理平台，但由于其采用基于电路交换的LINK口进行连接，难以实现军方对电子系统设计提出的可重构性的需求。FPGA可以用来实现接口转换功能，如果利用FPGA将基于电路交换的LINK口转换成基于包交换的其他形式的接口，就能在不改变硬件连接的基础上，实现DSP系统的重构。本文介绍了一种基于串行RapidIO技术的可重构的信号处理平台，并对其中核心的FPGA的逻辑设计进行了讨论。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：266240
    • 提供者：weixin_38677190

  1. FPGA及动态可重构技术在软件无线电中的应用

  2. 介绍了将现场可编程门阵列（FPGA）专用硬件处理器集成到软件通信体系结构（SCA）中的机制，实现了动态部分可重构技术在软件无线电（SDR）硬件平台中的应用，有效地缩短系统开发周期，提高了硬件资源的利用率。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：240640
    • 提供者：weixin_38528463

  1. 可重构振荡器与双频滤波器的协同设计

  2. 实现了一种可重构振荡器与双频率滤波器的协同设计模块。振荡器通过开关二极管的通断来实现频率的可重构，工作频率分别为1.1 GHz和2.0 GHz。与双频滤波器协同设计后，振荡器在两个频率上频偏1 MHz的相位噪声分别从-109.1 dBc/Hz和-112.9 dBc/Hz改善为-125.6 dBc/Hz和-127.9 dBc/Hz，二次谐波抑制分别由协同设计之前的-25 dB和-10 dB改善为-44 dB和-55 dB。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：290816
    • 提供者：weixin_38641150

  1. PAD在接收机动态可重构结构中的应用设计

  2. 可重构结构是一种可以根据具体运算情况重组自身资源，实现硬件结构自身优化、自我生成的计算技术。动态可重构技术可快速实现器件的逻辑重建，它的出现为处理大规模计算问题提供了一种兼具通用处理器灵活性和ASIC电路高速性的解决方案。在笔者所从事的系统设计中，当模拟器件的一些性能改变但又不能及时更新调整后端的数字基带处理时，比如滤波器由于工作时间过长引起的温漂特性所带来的影响，此时就可以用可编程模拟器件替代一部分前端固定模拟器件，进而可以实时的对FPGA模块进行动态可重构操作，最终达到系统性能的最优化。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：227328
    • 提供者：weixin_38738983

  1. 基于可重构的可信SOPC平台的WSN安全系统

  2. 针对无线传感器网络存在的上述安全问题，本系统在Xilinx的开发板上，首先利用无线模块组成一个无线传感器网络，并基于SPINS协议框架实现了网络内的密钥管理，在系统内部的安全模块内实现了RC5,MD5等算法，保证网络的通信安全;其次为了保证传感器网络中节点本身的安全可信，增加了防篡改检测电路，从硬件级保证节点的安全性和完整性;最后针对于WSN网络的拓扑结构易变的特点，利用基于FPGA的可重构计算技术，使得网络内的某些节点在需要时可以发生重构，代替失效的基站继续工作，从而保证整个网络安全可靠地运行

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：325632
    • 提供者：weixin_38731979

  1. EDA/PLD中的FPGA及动态可重构技术在软件无线电中的应用

  2. 摘  要： 介绍了将现场可编程门阵列（FPGA）专用硬件处理器集成到软件通信体系结构">软件通信体系结构（SCA）中的机制，实现了动态部分可重构技术在软件无线电（SDR）硬件平台中的应用，有效地缩短系统开发周期，提高了硬件资源的利用率。 　　SDR是使用一个简单的终端设备通过软件重配置来支持不同种类的无线系统和服务(包括2G、3G移动通信系统和WLAN)的新技术。它具有较强的开放性和灵活性，硬件采用标准化、模块化结构，可以随着器件和技术的发展而更新和扩展；软件模块可以进行加载和更改，根据

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：246784
    • 提供者：weixin_38550834

  1. 通信与网络中的以可重构波束天线满足爆炸性的数据流量

  2. 随着数据服务用户数量的不断增加和单位用户流量的增加，全球市场上的无线数据流量正以指数级的趋势不断增加。由于其增大的容量、方便用户的应用程序、便利的互联网接入、应用程序和网络服务器之间的持续同步，及一些诸如视频之类的应用程序的高带宽要求，智能手机加入到了日益增加的无线流量中。为应对此数据流量暴增，无线运营商正利用3G技术及其它更优越的技术来增加网络容量，但同时尖端的基础构架解决方案也可用于对容量进行优化。可重构波束的基站天线通过平衡负载、降低干扰和优化覆盖模式对容量需求的满足起到了促进作用。 　

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：98304
    • 提供者：weixin_38508126

  1. EDA/PLD中的可重构平台下AES算法的流水线性能优化

  2. 摘要 AES-Rijndael算法是美国取代DES的新一代分组加密算法标准，也是事实上的国际标准。本文在可重构平台上针对 128位密钥长度AES算法的流水线性能优化技术进行了研究，通过对基本运算优化、循环展开、轮内流水线、轮间流水线、混合多级流水线结构优化等方法的讨论和实现，对比不同优化方法的优缺点及适用环境。实验表明，不同结构的设计，其加密性能存在很大差异。其中，混合多级流水线结构的加密性能达到27．1 Gb／s的速率，为目前国内外相关研究的较好结果。 　　1 AES-RijndaeI算法总

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：261120
    • 提供者：weixin_38698311

  1. EDA/PLD中的基于 DSP+CPLD 可重构数控系统的设计

  2. 摘要：针对柔性化制造的要求，构建了以DSP＋CPLD为基础的数控系统平台。该平台集成度高、稳定性强，能实现生产过程的高速度、高精度要求，实现了基于CPLD的可重构设计，提高了系统的柔性。在控制算法上,采用单神经元PID 及CMAC 相结合的伺服运动控制算法，仿真显示较常规PID控制有更好的动态特性、控制精度、抗干扰能力。 　　1、前言 　　随着计算机技术的高速发展，各工业发达国家投入巨资，对现代制造技术进行研究开发，提出了全新的制造模式，其核心思想之一是柔性化制造，制造系统能够随着加工条件的

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：253952
    • 提供者：weixin_38523728

  1. 嵌入式系统/ARM技术中的FPGA动态局部可重构中基于TBUF总线宏设计

  2. 引 言 　　FPGA动态局部可重构技术是指允许可重构的器件或系统的一部分进行重新配置，配置过程中其余部分的工作不受影响。动态局部可重构缩短了重构的时间，减少了系统重构的开销，提高了系统的运行效率。局部动态可重构技术中通常将系统划分为固定模块和可重构模块。可重构模块与其他模块之间的通信(包括可重构模块和固定模块之间、可重构模块和可重构模块之间)都是由总线宏实现的。 　　动态可重构技术在FPGA中的实现是Xilinx公司首先提出的，并且提供了相应的开发工具和开发流程。他们从Virtex系列器件开

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：199680
    • 提供者：weixin_38713412

  1. EDA/PLD中的一种高档FPGA可重构配置方法

  2. 基于软件无线电的某机载多模式导航接收机能较好地解决导航体制不兼容对飞行保障区域的限制，但由于各体制信号差异较大，各自实现其硬件将相当庞大，若对本系统中数字信号处理的核心 FPGA芯片使用可重构的配置方法，将导航接收机的多种模式以时分复用的方式得以实现，可以重复利用 FPGA的硬件资源，达到了缩小体积，减小功耗，增加灵活性和降低系统硬件复杂程度等目的。本系统中的核心器件是新一代高档 FPGA，适合于计算量大的数字信号处理，包含实现数字信号处理的 DSP块、数字锁相环、硬件乘法器以及各种接口等多项技

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：188416
    • 提供者：weixin_38535428

  1. EDA/PLD中的可重构系统功耗相关的硬件任务调度算法

  2. 引 言 　　可重构系统是指以软件改变硬件结构以实现具体应用的计算平台，一般由非柔性但可编程的处理器和柔性的以程序控制重构的数字逻辑器件构成。目前国内外的可重构系统研究中，采用的可重构硬件主要是现场可编程门阵列(Field Programming Gate Array，FPGA)。可重构系统非常适合于那些对功耗有严格要求或者计算密集的应用，因为此类应用在FPGA上实现的功耗要大大低于在处理器上实现的功耗。将在FPGA上运行的任务视为“硬件任务”纳入实时操作系统(Real-time Operati

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：220160
    • 提供者：weixin_38624975

  1. EDA/PLD中的基于FPGA的可重构智能仪器设计

  2. 摘要：传统测试仪器普遍存在生产出来后普通用户难以改变其相对固定的功能,无法满足多样性的测量。基于此本文开发了基于FPGA的可重构智能仪器,利用SOPC Builder软件在FPGA中嵌入了Nios II处理器系统,采用可重构的应用框架技术利用HAL系统库进行软件设计。解决了由于测试对象复杂、测试设备多、测试资源利用率低所造成的测试系统的生产、维修成本过高,资源浪费等问题。 　　0 引言 　　传统测试系统由于专用性强、相互不兼容、扩展性差、缺乏通用化、模块化，不能共享 软硬件组成，不仅使开发效

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：207872
    • 提供者：weixin_38716081
« 1 2 3 4 56 7 8 9 10 ... 50 »