注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种高性能32位移位寄存器单元的设计

  2. 本文给出了一种可用于32位以上CPU执行单元的移位寄存器电路，并针对CISC指令集INTELX86进行了优化(由于RISC指令集中移位类指令实现比较简单，故没有在文中讨论)；采用指令预处理的技术和通过冗余位，能很方便的实现带进位标志CF移位和设置CF位，并使得每条移位指令的平均执行速度为两个指令周期。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：147456
    • 提供者：weixin_38706045

  1. 高性能32位移位寄存器单元的设计[图]

  2. 高性能32位移位寄存器单元的设计[图],1引言随着CPU设计位数与性能的不断提高，对CPU执行单元中专用硬件移位寄存器的要求也越来越高。C

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：147456
    • 提供者：weixin_38628429

  1. 嵌入式系统/ARM技术中的通过SerDes远端I2C接口访问16位I2C外设寄存器地址

  2. 摘要：本应用笔记介绍如何通过吉比特多媒体串行链路（GMSL） SerDes的远端I2C接口访问16位寄存器地址。 　　引言 　　Maxim吉比特多媒体串行链路（GMSL）串行器/解串器（SerDes）系列包括MAX9249、MAX9259、MAX9260、MAX9263和MAX9264,具有UART/I2C转换器，用于远端控制I2C接口外设。这些外设包括相机传感器、I/O端口扩展器、音频模/数转换器（ADC）和数/模转换器（DAC），以及LED照明。 　　在GMSL数据资料和相关技术文件中

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：161792
    • 提供者：weixin_38670065

  1. 用于SAR ADC中的双通道逐次 逼近寄存器的设计与实现

  2. 完成逐次逼近逻辑的逐次逼近寄存器（SAR）在逐次逼近模数转换器（ADC）中的设计相当重要，它控制着整个SAR ADC的正常运行。提出一种新型且结构简单、能在一次AD转换中基于同一组时钟序列信号同时完成两路12 bit数据（即24 bit数据）信号的逐位逼近转换和存储的无冗余码SAR结构。基于CSMC 0.5 m CMOS工艺采用全原理图输入的方法来实现，最大程度地简化了电路结构和面积，效率高且开关功耗可降到最小。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：1048576
    • 提供者：weixin_38682242

  1. 模拟技术中的理解逐次逼近寄存器型ADC：与其它类型ADC的架构对比

  2. 摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SAR ADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。 　　本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-Δ ADC进行了对比。 　　引言 　　逐次逼近寄存器型(SAR)模拟数

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：158720
    • 提供者：weixin_38739919

  1. 模拟技术中的LTC2379-18 ：18 位逐次逼近型寄存器 （SAR） ADC

  2. 描述 　　LTC:registered:2379-18 是一款低噪声、低功率、高速 18 位逐次逼近型寄存器 (SAR) ADC。LTC2379-18 采用单 2.5V 工作电源，具有一个 ±VREF 的全差分输入范围 (VREF 的变化范围从2.5V 至 5.1V)。LTC2379-18 仅消耗 18mW 功率，并实现 ±2LSB INL (最大值)、无漏失码 (在 18 位) 和 101dB SNR。 　　LTC2379-18 具有一个支持 1.8V、2.5V、3.3V 和 5V 逻辑的

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：104448
    • 提供者：weixin_38624628

  1. 元器件应用中的中规模时逻辑集成移位寄存器

  2. 寄存器是用来暂时存放二进制数码的，是由触发器构成的。一个触发器只能存储1位二进制数，要存放 九位二进制数时，就需用瓦个触发器。按照功能的不同，寄存器可分为数码寄存器和移位寄存器。数码寄 存器具有寄存数码的功能，雨移位寄存器不仅有寄存数码的功能，还有移位的功能。移位寄存器中的数据 可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输 出，还可以并行输人、串行输出，串行输人、并行输出，输人输出方式十分灵活，用途也很广。根据移位 情况不同，移位寄存器分为单向移位

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：165888
    • 提供者：weixin_38663029

  1. 嵌入式系统/ARM技术中的ARM程序状态寄存器

  2. ARM体系结构包含1个当前程序状态寄存器（CPSR）和5个各份的程序状态寄存器（SPSRs）。使用MSR和MRS指令来设置和读取这些寄存器。 　　当前程序状态寄存器（CPSR），持有关于当前处理器状态的信息。其他5个各份的程序状态寄存器（SPSR），每个特权模式都有一个，持有完成在这个模式下的例外处理时处理器必须返回的关于状态的信息。 　　SPSR用来进行异常处理，其功能包括： 　　（1）保存ALU中的当前操作信息。 　　（2）控制允许和禁止中断。 　　（3）设置处理器的运行模式。

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：189440
    • 提供者：weixin_38706824

  1. 嵌入式系统/ARM技术中的ARM状态寄存器访问指令

  2. ARM中有两条指令用于在状态寄存器和通用寄存器之间传送数据。 　　状态寄存器中有些位是当前没有使用的，但在ARM将来版本中有可能使用这些位，因此用户程序不要使用这些位。 　　程序不能通过直接修改CPSR中T的控制位直接将程序状态切换到Thumb状态，必须通过BX等指令完成程序状态的切换。 　　通常修改状态寄存器是通过“读取-修改－写回”的操作序列来实现。 　　状态寄存器访问指令包括以下两条。 　　（1）MRS 状态寄存器到通用寄存器的传送指令 　　MRS（条件）  ' CPSR 　

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：38912
    • 提供者：weixin_38686924

  1. 嵌入式系统/ARM技术中的ARM中断及相关寄存器

  2. 要正确应用ARM处理器必须首先对它的系统寄存器进行正确配置，下面简要介绍一下ARM寄存器，包括一些中断寄存器设置如中断状态（0x8000．0240，0x8000．1240，0x8000．2240）和中断屏蔽寄存器（0x8000．0280，0x8000．1280，0x8000．2280）。 　　ARM中断寄存器主要包括： 　　·中断模式寄存器可以设置2个中断源为IRQ或FIQ方式。 　　·中断挂起寄存器，当有中断请求产生时，相应的位会被硬件置1，处于挂起状态。当进入中断处理程序时，必须通过软

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：183296
    • 提供者：weixin_38704565

  1. I/O数据寄存器及其应用

  2. 如果复用引脚配置为数字I/O模式，则可以直接利用数据寄存器对I/O操作（读/写），也可以利用其他辅助寄存器对各I/O进行独立操作，如数字I/O置位（GPxSET寄存器）、数字I/O清零（GPxCLEAR寄存器）及数字I/O电平转换（GPxTOGGLE寄存器），如下表所示。 　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）   来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：219136
    • 提供者：weixin_38688550

  1. SPI串行发送缓冲寄存器（SPITXBUF）

  2. SPITXBUF存储下一个数据是为了发送，向该寄存器写入数据会设置TXBUF FULLFLAG位（SPISTS．5）。当目前的数据发送结束时，寄存器的内容会自动地装入SPIDAT中且TX BUF FULL FLAG位被清除。如果当前没有发送，写到该位的数据将会传送到SPIDAT寄存器中且TX BUF FULL标志位不被设置。 　　在主动模式下，如果当前发送没有被激活，则向该位写人数据将启动发送，同时数据被写人到SPIDAT寄存器中。如图1和表1所示（地址：7048h）。 　　图 SPI发

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：78848
    • 提供者：weixin_38625184

  1. 通用定时器控制寄存器（TxCON）

  2. 定时器控制寄存器是每个定时器的独立设置寄存器。位15和位14负责设置定时器和JTAG仿真器之间的工作关系，在某些情况下这两个位对于程序的执行非常重要，比如程序运行到断点处定时器的计数模式。尤其是在实时系统中，停止定时器计数使定时器处于随机工作状态是非常危险的。因此，这两位的设置必须根据硬件的实际需求合理地配置。 　　位12～11选择操作模式，在前面的章节中已经做了详细的介绍。位10～8定义输入时钟的分频的预定标参数．定时器的计数频率主要由以下参数确定： 　　●外部晶振（30 MHz） 　　

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：156672
    • 提供者：weixin_38502916

  1. 通用定时器全局控制寄存器

  2. 全局控制寄存器GPTCONA／B确定通用定时器实现具体的定时器任务需要采取的操作方式，并指明通用定时器的计数方向。全局通用定时器控制寄存器B（GTPCONB）同GTPCONA功胄乞相同，只是控制的定时器不同。GTPCONA控制定时器1和2，GTPCONB控制定时器3和4。高低字节的分配情况如图所示。 　　图 通用定时器全局控制寄存器 　　如果定时器设置为递增或递减计数模式，位14和13指示定时器的计数方式；位lO～7确定具体的定时事件触发ADO自动转换的操作方式；位6用来使能定时器1和定

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：241664
    • 提供者：weixin_38713801

  1. SPI串行数据寄存器（SPIDAT）

  2. SPIDAT是发送／接收移位寄存器。写入SPIDAT寄存器的数据在后续的SPICLK周期中（最高有效位）依次被移出。对于移出SPI的每一位（最高有效位），有一位移入到移位寄存器的最低位LSB。如图和表所示（地址：7049h）。 　　图 SPI数据寄存器（SPIDAT） 　　表 SPI数据寄存器功能定义　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：84992
    • 提供者：weixin_38661466

  1. 接收消息挂起寄存器（CANRMP）

  2. 如果接收到的消息存储到邮箱n中，则RMP［n］置位。该寄存器只能通过CPU复位，内部逻辑置位。如果OPC[n]（OPC，31～0）位被清除，新接收的消息将会把先存储的消息覆盖掉，否则捡查下一个ID匹配的邮箱。在这种情况下，RML[n]的状态位置位。向寄存器CANRMP的基地址写1，将CANRMP和CANRML的位清除。如果CPU复位的同时，CAN模块要将相同位置位，该位置位。如果在CANMIM寄存器中相应的中断屏蔽位置位，则CANRMP寄存器相应的位会对GMIFO／GMIF1（GIF0．15／G

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：56320
    • 提供者：weixin_38528680

  1. 响应失败寄存器（CANAA）

  2. 如果邮箱n中的消息发送失败，AA［n］将置位；如果CPU通过向CANAA寄存器写1使能中断，则AAIF(GIF.14)也置位，写0没有影响。如果CPU复位的同时，CAN模块要将相同位置位，该位将置位。上电后，寄存器所有的位都被清除，如图所示。 　　图 响应失败寄存器　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：47104
    • 提供者：weixin_38677306

  1. 发送响应寄存器（CANTA）

  2. 如果成功发送邮箱n中的消息，TA［n］将置位。如果CANMIM寄存器中相应的中断屏蔽位被置位，则GMIFO／GMIF1（GIF0．15／GIF1．15）也会被置位。GMIFO／GMIF1位表示有中断产生。 　　CPU可以向CANTA寄存器写1将其复位。如果已经产生中断，向CANTA寄存器写1可以清除中断，写0没有影响。如果CPU复位的同时，CAN模块要将相同位置位，该位将被置位。上电后，寄存器所有的位都被清除，如图所示。 　　图 发送响应寄存器　　欢迎转载，信息来源维库电子市场网（www

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：49152
    • 提供者：weixin_38709139

  1. 发送请求复位寄存器（CANTRR）

  2. 发送请求复位寄存器中的位只能通过CPU置位，通过内部逻辑复位。当发送消息成功或者放弃，该寄存器的相应位将复位。如果CAN模块要清除寄存器中的位，而CPU要对它置位，则相应的位将置位。 　　如果通过TRS已经对相应的位初始化，但当前没有对消息进行处理，并且相应的TRR［n］置位，则会取消相应的传输请求；如果当前正在处理相应的消息，发送成功或者由于在CAN总线上检测到错误等原因退出传输，相应的位将置位；如果发送退出，相应的状态位（AA31～0）置位；如果发送成功状态位TA31～0将置位.发送请求状

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：53248
    • 提供者：weixin_38747144

  1. SCI接收器状态寄存器（SCIRXST）

  2. 接收器或发送器完成一个字符（长度由通信控制寄存器确定）传输后，中断逻辑将产生中断标志，中断逻辑可以为发送器或接收器提供方便高效的操作控制。接收中断标志是RXRDY（SCIRXST.6），发送中断标志是TXRDY（SCICTL2．7）。当一个字符传送到TXSHF并且SCITXBUF准备好发送下一个字符时，TXRDY置位。当SCITXBUF和TXSHF为空时，TXEMPTY（SCICTL2.6）置位。 　　当接收到新的字符并移位到接收缓冲SCIRXBUF中时，RXRDY H位。此外如果有中止条件产

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：218112
    • 提供者：weixin_38526650
« 1 2 3 4 5 67 8 9 10 11 ... 50 »