您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. UxCTL寄存器简介

  2. UxCTL寄存器是一个8位的寄存器。UASRT模块的基本操作由该寄存器的控制位确定的,它包含了通信协议、通信模式和校验位等的选择。图给出了啷寄存器的各个位。   图 UxCTL寄存器   由图可以看出,UxCTL寄存器主要包括8个有效的控制位。为了增加对UxCTL寄存器的了解,知道怎样对该寄存器进行正确的设置,下面对UxCTL寄存器的各个位进行详细介绍。   PENA:校验使能位。当该位为0时,不允许校验;当该位为1时,允许校验。如果允许校验,则发送时产生校验位,在接收时希望接收到校验
  3. 所属分类:其它

    • 发布日期:2020-11-12
    • 文件大小:51200
    • 提供者:weixin_38708223
  1. 显控HMI 系统保留寄存器说明.pdf

  2. 上位软件SKTOOL 保留了一些寄存器用于特殊用途,使用者在使用这些寄存器的时候,必须参照相关说明。 这些寄存器包括有 LB(本地内存位);LW(本 地内存寄存器);RWI(配方索引); LB:LB0~LB65535,LB50000- LB51999 属于断电保持区域; LW:LW0~LW65535,LW50000- LW51993 属于断电保持区域,其中 LW51994~LW51999 为内部使用,不对外开放; RWI:RWI0~RWI65535。
  3. 所属分类:制造

    • 发布日期:2020-11-19
    • 文件大小:281600
    • 提供者:Samkoon_2020
  1. CoolRunner-II寄存器模式

  2. 在寄存器模式下,传输到ADO的第1个字节指定特殊寄存器地址,读/写操作类型和8或16位操作模式。之后,8/16位数据开始传输。写操作时,数据从DIN写入;读操作时,数据从DOUT读出。  CS在串行接口使能期间保持为低。一旦CS为低,则ADC一个内部计数器开始对SCLK的有效沿计数;CS变高,则DOUT引脚为高阻态,同时内部计数器重置。    来源:ks99
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:24576
    • 提供者:weixin_38662089
  1. 工业电子中的CoolRunner-Ⅱ I2C控制器寄存器

  2. I2C控制器寄存器基地址MBASE由VHDL代码中常量BASE ADDRESS决定,基地址为地址总线的高16位,低8位地址将决定哪一个寄存器被寻址。此I2C控制器寄存器共有如下4个。  (1)MADR:地址寄存器(地址为MBASE+$8Dh)  ■Bit7~Bit1:从设备地址(R/W)。  ■Bit0:保留。                              (2)MBCR:控制寄存器(地址为MBASE+$8Fh)  ■Bit7:EN(R/W),I2C控制器使能位。“1”使能I2C控制
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:56320
    • 提供者:weixin_38738783
  1. Coo1Runner-Ⅱ器件实现SPI发送数据寄存器(SPITR)

  2. 待发送到MOSI的8位数据存储在此寄存器中,一旦SPITR的数据被装入SPI发送移位寄存器,XMIT_EMPTY信号将变为有效。这时,8051可以将下一个待发的数据装入SPITR。    来源:ks99
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:24576
    • 提供者:weixin_38732252
  1. Coo1Runner-Ⅱ器件实现SPI寄存器

  2. SPI寄存器基地址由VHDL代码中BASE ADDRESS常数决定,低4位决定了具体的寄存器地址。这些值都可以在VHDL代码中修改,以适应不同的系统。  来源:ks99
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:23552
    • 提供者:weixin_38529951
  1. Coo1Runner-Ⅱ器件实现SPI接收移位寄存器

  2. 由于SCK时钟的相位和极性在不同系统中的配置不尽相同,所以在本设计中通过合理设置CPHA、CPOL和RCV_CPOL的值,达到正确接收数据的目的。   如图所示,两个输入寄存器被用来采样MISO。一个在SCK上升沿采样,另一个在SCK下降沿采样。这两个寄存器的输出连接到一个多路器,多路器由RCV_CPOL控制。多路器的输出连接到SPI接收移位寄存器,接收移位寄存器由外部SCK的上升沿钟控。   如图 SPI接收移位寄存器和MIMO输入寄存器  由SCK钟控的计数器用来对输入到移位寄存器的数
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:67584
    • 提供者:weixin_38738983
  1. Coo1Runner-Ⅱ器件实现SPI发送移位寄存器

  2. SPI发送移位寄存器是一个8位可装载移位寄存器,其数据从SPITR中装入。该寄存器由SCK INT时钟控制,数据移位输出到M0SI,如图所示。   如图 SPI发送移位寄存器    来源:ks99
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:55296
    • 提供者:weixin_38732740
  1. Coo1Runner-Ⅱ器件实现发送寄存器空和接收寄存器满标志

  2. (1)发送寄存器空(XMIT_EMPTY)标志位:SPITR中数据被装入发送移位寄存器时此标志被置位,此信号由内部SCK信号钟控。在8051写数据到SPITR或系统复位信号有效时,此标志位被复位。   (2)接收寄存器满标志位(RCV R凡L):当数据从接收移位寄存器装入SPIRR中时此标志被置位,此信号由系统时钟钟控。当8051从SPIRR读数据时,此标志位被复位。    来源:ks99
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:26624
    • 提供者:weixin_38741195
  1. Coo1Runner-Ⅱ器件实现CPU接口和寄存器模块

  2. 此接口实现CPU对CPLD寄存器的访问,CPLD与PXA270的静态存储器接口相连,工作在16位VLIO模式下。此接口工作在104 MHz(CPU时钟),CPU片选、写使能和读使能信号被用来解码CPU周期。CPU地址位A9被用来区分是当前要访问CPLD寄存器,还是SRAM。当A9=0时。访问CPLD寄存器;当2A9=1时,访问SRAM。  来源:ks99
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:28672
    • 提供者:weixin_38745859
  1. EDA/PLD中的EDA典型单元电路的移位寄存器

  2. 移位寄存器除了具有存储代码的功能以外,还具有移位功能。所谓移位功能,是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。因此,移位寄存器不但可以用来寄存代码,还可用来实现数据的串并转换、数值的运算以及数据处理等。   【例】 用VHDL语言设计一个8位的移位寄存器,使其具有左移一位或右移一位、并行输入和同步复位的功能,并使用MAX+p1us Ⅱ进行仿真。   仿真结果如图所示。   如图 移位寄存器SHIFT_REG的仿真图    来源:ks99
  3. 所属分类:其它

    • 发布日期:2020-11-16
    • 文件大小:181248
    • 提供者:weixin_38502183
  1. EDA/PLD中的EDA典型单元电路的寄存器的设计

  2. 寄存(锁存)器是一种重要的数字电路部件,常用来暂时存放指令、参与运算的数据或运算结果等。它是数字测量和数字控制中常用的部件,是计算机的主要部件之一。寄存器的主要组成部分是具有记忆功能的双稳态触发器。一个触发器可以储存1位二进制代码,要储存N位二进制代码,就得有N个触发器。寄存器从功能上说,通常可分为数码寄存器和移位寄存器两种。   数码寄存器用于寄存一组二进制代码,广泛用于各类数字系统。   【例】 设计-个8位寄存器的VHDL程序,并使用MAX+p1us Ⅱ进行仿真。   仿真结
  3. 所属分类:其它

    • 发布日期:2020-11-16
    • 文件大小:143360
    • 提供者:weixin_38700779
  1. 单片机与DSP中的寄存器溢出算法

  2. 最严重的有限字长效应是运行时寄存器溢出。寄存器溢出将在系统输出中引入严重的非线性失真,这导致滤波器不再可用。因此滤波器设计者必须消除或控制运行时寄存器溢出的影响同。有一些标准技术被用于控制这个问题。控制定点溢出误码率差的一个有效方法是使用2的补码形式2C数   ,因而2C累加器能容忍中间步骤的运行时寄存器溢出。另一个用于抵制寄存器溢出潜在影响的常用方法是使用饱和算法。饷算法单元,通过检测溢出条件将累加器输出钳位在记数系统的量大正值或最小负值上。即N-bit 2C饱和算法单元的输出可表示为下式:
  3. 所属分类:其它

    • 发布日期:2020-11-15
    • 文件大小:62464
    • 提供者:weixin_38704922
  1. 状态寄存器

  2. 与闪速存储器相同,EEPROM一旦开始向芯片的写人操作,则存储器单元将与外部总线分离,对于其间的读取操作将返回状态。M28010的状态寄存器如图所示。下面我们说明这些引脚的作用。 图 M28010的状态寄存器   1.  位7:DP(Data Polling)   与闪速存储器相同,在完成内部写操作之前的这段时间内,将反相读出最后写入数据的位7。如果看到写人的数据与读取的数据一致,则可检测出替换操作已经完成。   2.  位6:TB(Toggle Bit)   这也与闪速存储器中的To
  3. 所属分类:其它

    • 发布日期:2020-11-14
    • 文件大小:73728
    • 提供者:weixin_38705252
  1. Verilog HDL中reg寄存器类型

  2. 寄存器数据类型reg是最常见的数据类型。reg类型使用保留字reg加以说明,形式如下:reg [ msb: lsb] reg1, reg2, . . . regN;msb和lsb 定义了范围,并且均为常数值表达式。范围定义是可选的;如果没有定义范围,缺省值为1位寄存器。例如:reg [3:0] Sat; //Sat为4 位寄存器。reg Cnt; //1位寄存器。reg [1:32] Kisp, Pisp, Lisp;寄存器可以取任意长度。寄存器中的值通常被解释为无符号数, 例如:reg [1:
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:24576
    • 提供者:weixin_38562626
  1. Integer寄存器类型

  2. 整数寄存器包含整数值。整数寄存器可以作为普通寄存器使用,典型应用为高层次行为建模。使用整数型说明形式如下:integer integer1, integer2,. . . intergerN [msb:1sb] ;msb和lsb是定义整数数组界限的常量表达式,数组界限的定义是可选的。注意容许无位界限的情况。一个整数最少容纳32位。但是具体实现可提供更多的位。下面是整数说明的实例。integer A, B, C; //三个整数型寄存器。integer Hist [3:6]; //一组四个寄存器。一
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:38912
    • 提供者:weixin_38659648
  1. EDA/PLD中的Verilog HDL寄存器类型表示

  2. 有5种不同的寄存器类型。* reg* integer* time* real* realtime1. reg寄存器类型  寄存器数据类型reg是最常见的数据类型。reg类型使用保留字reg加以说明,形式如下:reg [ msb: lsb] reg1, reg2, . . . regN;msb和lsb 定义了范围,并且均为常数值表达式。范围定义是可选的;如果没有定义范围,缺省值为1位寄存器。例如:reg [3:0] Sat; //Sat为4 位寄存器。reg Cnt; //1位寄存器。reg [1
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:63488
    • 提供者:weixin_38593644
  1. 一种高性能32位移位寄存器单元的设计

  2. 1引言 随着CPU设计位数与性能的不断提高,对CPU 执行单元中专用硬件移位寄存器的要求也越来越高。CPU移位寄存器的性能直接影响到所设计CPU 对移位类指令的处理能力和执行速度。传统结构的CPU中,移位寄存器的设计一般采用矩阵结构和树状结构。当CPU的位数达到32位,速度达到100M以上时,要在一个指令周期内对32位的数据进行32 位内任意移位,以前的设计方法已经很难达到要求。曾经有过对32位桶形移位寄存器的行为级描述 [1],但其只适用于RISC指令集,并且作为CPU中的专用硬件为了达到
  3. 所属分类:其它

    • 发布日期:2020-12-08
    • 文件大小:230400
    • 提供者:weixin_38539705
  1. 初始STM32-寄存器编程

  2. STM32笔记一:初识什么是STM321.学习方法和路径2.STM32命名方法3.STM32F10xx系统框图4.STM32的寄存器编程5.STM32的寄存器映射6.STM32 GPIO的配置7.实践:使用寄存器点亮LED灯后记 什么是STM32 STM32,可以说是51单片机的学习旅途的下一个升级版,从字面上来理解,ST 是意法半导体,M 是 Microelectronics 的缩写,32 表示32 位,合起来理解,STM32 就是指 ST 公司开发的 32 位微控制器。 STM32 属于一个
  3. 所属分类:其它

    • 发布日期:2021-01-06
    • 文件大小:998400
    • 提供者:weixin_38595473
  1. 《单片机汇编》期末考试、考研常见考题、习题,题型汇总(二十)、单片机定时器内部结构原理、内部特殊功能寄存器讲解

  2. 本文对文章一的补充,详细讲解单片机定时器及有关定时器的考试题。 对于单片机这门课来说,***定时器是必考内容,***往往以一道编程题出现,但也可能伴随一些选择题,填空题及判断题出现。 小知识点补充20:定时/计数方式: 1,软件定时 2,数字电路硬件定时 3,可编程定时/计数器 小知识点补充21: 51单片机有5个中断请求源和两个中断优先级。 5个中断源分别是: 1,外部中断0 2,外部中断1 3,定时器溢出中断0 4,定时器溢出中断1 5,串行口中断 中断系统结构图如下: (备注:此图摘自
  3. 所属分类:其它

    • 发布日期:2021-01-06
    • 文件大小:1048576
    • 提供者:weixin_38663544
« 1 2 3 4 5 6 78 9 10 11 12 ... 50 »