注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 线性分组码的编译码MATLAB程序实现

  2. 根据线性分组码的编译码原理，通过MATLAB程序对其进行实现

  3. 所属分类：数据库

    • 发布日期：2016-10-23
    • 文件大小：2048
    • 提供者：shinehanfly

  1. 基于BIST的编译码器IP核测试

  2. 基于IP核复用的SOC，其IP核类型和来源都不相同，即使已验证好的IP核在集成时也不能确保不出差错。IP核被集成到SOC后，其输入输出端口也嵌入到SOC，原本可测的端口失去了原有的可控性和可观测性，变得不可测。因此人们一直寻求有效的测试验证技术。本文给出了基于内建自测试方法(BIST)，在设计编译码器IP核的同时，考虑其测试外壳设计，以期提高IP核可测性。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：174080
    • 提供者：weixin_38548421

  1. 双网传真机的编译码电路设计与实现

  2. 对双网数字传真机硬件系统中的编码和译码电路进行设计，并采用FPGA芯片进行系统实现和验证。其中的编译码电路分别采用两级编码和快速译码的思路，利用硬件描述语言设计和仿真，简化了逻辑电路的实现。验证测试表明，该电路增强了系统的稳定性和可靠性，提高了编译码效率，缩短了开发周期。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：292864
    • 提供者：weixin_38529951

  1. DSP中的基于EPM3128的HDB3编译码器的实现

  2. 摘要： 数字基带信号的传输是数字通信系统的一个重要组成部分， H DB3 编码是数字基带信号传输中常用的传输码型。本文介绍了HDB3 编码规则， 提出了一种基于EPM3128 实现编译码的方法， 该方法具有成本低、电路简单、执行速度快、升级方便等特点。同时由于CPLD 可重复编程的特点， 可以对它进行在线修改， 便于设备的调试和运行。此编译码器已经过实际测试， 运行稳定可靠， 可用于实际电路中。 　　0   引 言 　　数字基带信号的传输是数字通信系统的重要组成部分。 　　在数字基带传输系

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：408576
    • 提供者：weixin_38558186

  1. 单片机与DSP中的STM32的曼彻斯特编译码系统设计

  2. 摘要：利用ARM芯片STM32F103RET6设计了曼彻斯特电压/电流编译码系统。该系统简单易行，成本低，传输速率可调范围广，编码速率可达1 Mb/s.当编码协议发生变化，只需对编码和译码算法做少量的修改，具有很强的灵活性和通用性。而且STM32极其丰富的外设资源可方便地用于各种项目的研发应用中。实验结果验证了该方案的可行性。 　　引言 　　由于曼彻斯特（Manchester）编码具有传输时无直流分量，时钟提取方便等特点，被广泛地应用于以太网、车辆总线、工业总线中。现在工程上常用的曼彻斯特编

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：282624
    • 提供者：weixin_38659646

  1. 基于FPGA的卷积码编译码器

  2. 摘要：基于卷积码的编译码原理，使用VHDL语言和FPGA芯片设计并实现了(2，1，3)卷积码编译码器。其中译码器设计采用“截尾”的Vite-rbi译码算法，在支路量度计算、路径量度和译码路径的更新与存储以及判决与

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：303104
    • 提供者：weixin_38748718

  1. EDA/PLD中的基于FPGA的RS（255，239）编译码器设计

  2. RS（Reed-Solomon）编码是一种具有较强纠错能力的多进制BCH编码，其既可纠正随机错误，又可纠正突发错误。RS编译码器广泛应用于通信和存储系统，为解决高速存储器中数据可靠性的问题，文中提出了RS编码的实现方法，并对编码进行了时序仿真。仿真结果表明，该译码器可实现良好的纠错功能。 　　RS（Reed-Solomon）码是差错控制领域中的一种重要线性分组码，既能纠正随机错误，又能纠正突发错误，且由于其出色的纠错能力，已被NASA、ESA、CCSDS等空间组织接受，用于空间信道纠错。本文研

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：362496
    • 提供者：weixin_38729269

  1. STM32的曼彻斯特编译码系统设计

  2. 利用ARM芯片STM32F103RET6设计了曼彻斯特电压/电流编译码系统。该系统简单易行，成本低，传输速率可调范围广，编码速率可达1Mb/s.当编码协议发生变化，只需对编码和译码算法做少量的修改，具有很强的灵活性和通用性。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：364544
    • 提供者：weixin_38694006

  1. BCH编译码器的FPGA设计及SoPC验证

  2. 针对NAND Flash应用，完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言，利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案，采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台，在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证，具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：283648
    • 提供者：weixin_38529239

  1. 基于Nios的通用编译码器的设计

  2. 提出了一种基于Nios的通用编译码器的设计，利用嵌入在FPGA中的Nios处理器，对多种编译码模块进行控制。详细论述了主要模块的设计和实现方案及整个系统的启动机制。该编译码器在通信原理教学实验系统中运行良好，体现了它的稳定性及可扩展性。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：150528
    • 提供者：weixin_38743506

  1. LTE标准下Turbo码编译码器的集成设计

  2. 针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码AS

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：306176
    • 提供者：weixin_38661800

  1. 单片机与DSP中的LTE标准下Turbo码编译码器的集成设计

  2. 摘  要： 针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Tu

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：281600
    • 提供者：weixin_38683895

  1. 卷积码编译码matlab仿真.zip

  2. 卷积码编译码matlab仿真.zip

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：6144
    • 提供者：weixin_42859280

  1. 通信与网络中的RS编译码的一种硬件解决方案

  2. 摘要：提出了基于欧氏算法和频谱分析相结合的RS码硬件编译码方法；利用FPGA芯片实现了GF（2 8）上最高速率为50Mbps、最大延时为640ns的流式译码方案，满足了高速率的RS编译码需求。     关键词：RS码 FPGA 伴随式 关键方程 IDFT 差错控制编码技术对改善误码率、提高通信的可靠性具重要作用。RS码既可以纠正随机错误，又可以纠正突发错误，具有很强的纠错能力，在通信系统中应用广泛。由于RS码的译码复杂度高，数字运算量大，常见的硬件及软件译码方案大多不能满足高速率的传输需求

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：225280
    • 提供者：weixin_38659646

  1. 单片机与DSP中的G．723．1编译码算法的DSP实现

  2. G．723．1编译码算法的DSP实现 武汉大学电信工程学院（武汉430079）杜娟　邓德祥　　 1　引　言当前,Voice over IP（VoIP）技术正在不断普及,其中使用的低码率语音压缩标准主要有G．723 ．1和G．729两种。随着VoIP技术的不断发展，要求产品的集成度与性能进一步提高，利用新一代高性能DSP芯片，实现单片DSP处理多路语音信号，是今后的发展趋势。G．723．1标准是ITU组织于1996年推出的一种低码率编码算法。主要用于对语音及其它多媒体声音信号的压缩，如可视

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：102400
    • 提供者：weixin_38506713

  1. 卫星突发通信用LDPC编译码器的研究与实现.pdf

  2. 卫星突发通信用LDPC编译码器的研究与实现

  3. 所属分类：电信

    • 发布日期：2021-03-14
    • 文件大小：5242880
    • 提供者：tianshan2010

  1. 高速卫星通信中LDPC编译码器的研究与FPGA实现.pdf

  2. 高速卫星通信中LDPC编译码器的研究与FPGA实现

  3. 所属分类：电信

    • 发布日期：2021-03-14
    • 文件大小：3145728
    • 提供者：tianshan2010

  1. LDPC编译码技术的研究与实现.pdf

  2. LDPC编译码技术的研究与实现

  3. 所属分类：电信

    • 发布日期：2021-03-14
    • 文件大小：4194304
    • 提供者：tianshan2010

  1. 基于存储机制的LT码编译码方法

  2. 基于存储机制的LT码编译码方法

  3. 所属分类：其它

    • 发布日期：2021-03-12
    • 文件大小：565248
    • 提供者：weixin_38600460

  1. 增强安全性的LT码编译码方案

  2. 增强安全性的LT码编译码方案

  3. 所属分类：其它

    • 发布日期：2021-03-07
    • 文件大小：672768
    • 提供者：weixin_38689857
« 1 2 3 4 5 67 8 9 10 11 ... 47 »